-
公开(公告)号：CN108695189B
公开(公告)日：2021-05-04
申请号：CN201710236854.3
申请日：2017-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67
Abstract: 本发明实施例提供一种晶圆加工装置及加工半导体晶圆的方法。上述方法包括提供一晶圆加工装置。晶圆加工装置包括一腔体以及一基台设置于腔体中。基台用于支撑半导体晶圆。上述方法亦包括加热一位于该基台径向外侧的预热组件。上述预热组件包括多个由相邻两个凸肋结构所定义的流道。上述方法还包括经由上述流道对上述半导体晶圆提供一加工气体。
-
公开(公告)号：CN110970487A
公开(公告)日：2020-04-07
申请号：CN201910909568.8
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/10 , H01L21/336
Abstract: 用于形成半导体器件的方法包括图案化衬底以形成带，该带包括第一半导体材料，沿着该带的侧壁形成隔离区域，该带的上部在隔离区域的顶面之上延伸，沿着该带的上部的侧壁和顶面形成伪结构，对该带的上部的暴露部分实施第一蚀刻工艺以形成第一凹槽，该带的暴露部分通过伪结构暴露，在实施第一蚀刻工艺之后，使用第二蚀刻工艺将第一凹槽重塑为具有V形底面，其中，第二蚀刻工艺相对于具有第二取向的第二晶面对具有第一取向的第一晶面具有选择性，以及在重塑第一凹槽中外延生长源极/漏极区域。本发明的实施例还提供了半导体器件。
-
公开(公告)号：CN105845731B
公开(公告)日：2019-06-14
申请号：CN201510390629.6
申请日：2015-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/04
CPC classification number: H01L29/7851 , H01L29/0649 , H01L29/0673 , H01L29/165 , H01L29/36 , H01L29/66795 , H01L29/7848 , H01L29/785 , H01L2029/7858
Abstract: 本发明的一些实施例提供了半导体器件结构及其制造方法。该半导体器件包括半导体衬底；位于半导体衬底的鳍结构上方的栅极结构；位于栅极结构下方的鳍结构的沟道部分；以及设置在半导体衬底上方并且与沟道部分接触的至少一个外延区。外延区包括具有大于半导体衬底的第二晶格常数的第一晶格常数的物质；并且外延区中的物质的浓度分布从底部附近至顶部附近降低。底部比顶部更接近沟道部分。
-
公开(公告)号：CN109841671A
公开(公告)日：2019-06-04
申请号：CN201811007588.8
申请日：2018-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L29/78 , H01L21/336
Abstract: 一种方法包括提供结构，其中，该结构含有衬底、衬底上方的栅极结构、以及与栅极结构相邻的含有硅锗(SiGe)的源极/漏极(S/D)部件。该方法还包括将镓(Ga)注入到S/D中；在第一温度的条件下实施第一退火工艺以再结晶SiGe；在第一退火工艺之后，在S/D上方沉积包括金属的导电材料；在第二温度的条件下实施第二退火工艺，以引起金属和S/D之间的反应；以及在第三温度条件下实施第三退火工艺，以激活S/D中含有Ga的掺杂剂。本发明的实施例还提供了半导体器件的形成方法。
-
公开(公告)号：CN109841530A
公开(公告)日：2019-06-04
申请号：CN201811011688.8
申请日：2018-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423 , H01L21/265
Abstract: 本发明的实施例提供一种半导体结构的形成方法。上述方法包含在基板上形成鳍式结构，以及形成栅极结构横跨鳍式结构。方法也包含在鳍式结构的侧壁上形成鳍间隙物，以及部分移除鳍间隙物。方法还包含将鳍式结构凹陷以形成凹陷，以及自凹陷植入掺质以形成掺杂区。此外，方法包含将掺杂区内的掺质扩散以形成扩大的掺杂区，以及在扩大的掺杂区上形成源/漏极结构。
-
Patent Agency Ranking
公开(公告)号：CN109786461A
公开(公告)日：2019-05-21
申请号：CN201811243635.9
申请日：2018-10-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/08 , H01L27/088 , H01L21/8234 , H01L21/336
Abstract: 提供半导体结构及其制造方法。半导体结构包含栅极结构、栅极间隔物和源极/漏极结构。栅极结构位于鳍片结构上方。栅极间隔物位于鳍片结构上方且位于栅极结构的侧壁表面上。源极/漏极结构位于鳍片结构中且相邻于栅极间隔物。源极/漏极结构包含第一源极/漏极外延层和第二源极/漏极外延层。第一源极/漏极外延层接触鳍片结构。第一源极/漏极外延层连接至第二源极/漏极外延层的一部分，第二源极/漏极外延层的此部分低于鳍片结构的顶表面。第一源极/漏极外延层的晶格常数不同于第二源极/漏极外延层的晶格常数。
-
公开(公告)号：CN109786333A
公开(公告)日：2019-05-21
申请号：CN201811011635.6
申请日：2018-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本发明为半导体结构的形成方法。本公开实施例说明形成硅锗源极/漏极外延堆叠的方法，其硼掺杂轮廓与锗浓度可诱发外部应力至完全应变的硅锗通道。此方法包含形成一或多个栅极结构于鳍状物上，其中鳍状物包括鳍状物高度、第一侧壁、以及与第一侧壁对向的第二侧壁。方法亦包括形成第一间隔物于鳍状物的第一侧壁上，并形成第二间隔物于鳍状物的第二侧壁上；蚀刻鳍状物以降低栅极结构之间的鳍状物高度；以及蚀刻栅极结构之间的第一间隔物与第二间隔物，使蚀刻后的第一间隔物比蚀刻后的第二间隔物短，且蚀刻后的第一间隔物与蚀刻后的第二间隔物比蚀刻后的鳍状物短。方法还包括形成外延堆叠于栅极结构之间的蚀刻后的鳍状物上。
-
公开(公告)号：CN109216195A
公开(公告)日：2019-01-15
申请号：CN201711283937.4
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06
Abstract: 本发明实施例的方法提供基板，其具有栅极结构于基板的第一侧上；形成凹陷，且凹陷与栅极结构相邻；以及形成具有掺杂的第一半导体层于凹陷中，第一半导体层为非顺应性，且第一半导体层衬垫凹陷并自凹陷底部延伸至凹陷顶部。此方法亦包括形成具有掺杂的第二半导体层于凹陷中及第一半导体层上，且第二半导体层中掺杂的第二浓度大于第一半导体层中掺杂的第一浓度。
-
公开(公告)号：CN108231586A
公开(公告)日：2018-06-29
申请号：CN201710756619.9
申请日：2017-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 半导体装置的制造方法包含形成栅极堆叠于基底上；成长源极/漏极区相邻于栅极堆叠，源极/漏极区为N型掺杂的硅；于源极/漏极区上成长半导体盖层，半导体盖层具有锗杂质，源极/漏极区不含锗杂质；沉积金属层于半导体盖层上；将金属层和半导体盖层退火，以在源极/漏极区上形成硅化物层，硅化物层具有锗杂质；以及形成金属接触电性耦接至硅化物层。
-
公开(公告)号：CN107665825A
公开(公告)日：2018-02-06
申请号：CN201710309393.8
申请日：2017-05-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明提供了一种制造用于p型金属氧化物半导体(PMOS)场效应晶体管(FET)的源极结构的方法。在该方法中，在FET的源极区上形成包括Si1-xGex的第一外延层，在第一外延层上形成包括Si1-yGey的第二外延层，在第二外延层上形成包括Si1-zGez的第三外延层。z小于y。本发明的实施例还提供了半导体器件以及制造PMOS FinFET的方法。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.042 seconds)
