一种高信噪比的复合介质栅光敏探测器及阵列控制方法

    公开(公告)号:CN118431249B

    公开(公告)日:2024-10-22

    申请号:CN202410898204.5

    申请日:2024-07-05

    Applicant: 南京大学

    Abstract: 本发明公开了一种高信噪比的复合介质栅光敏探测器及阵列控制方法,属于成像探测技术领域。该复合介质栅光敏探测器包括4个成像单元和成像单元间的转移区,通过在光敏探测单元中设置转移区,并通过控制各成像单元的栅极电压使得各成像单元处于读出或复位状态,控制转移区的栅极电压使得相邻成像单元之间的收集区处于联通或隔离状态,在保留单一成像单元读出功能的前提下,实现了光敏探测单元中所有成像单元的信号电荷转移至一个成像单元后合并再读出的功能。该功能解决了弱光成像的问题,达到了提高图像的信噪比的效果。

    基于复合介质栅光敏探测器实现单帧大动态成像的方法

    公开(公告)号:CN118474561A

    公开(公告)日:2024-08-09

    申请号:CN202410922743.8

    申请日:2024-07-10

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于复合介质栅光敏探测器实现单帧大动态成像的方法,属于半导体技术领域。该方法包括:将奇数行和偶数行分别采用两个不同的字线选通模块控制,使得奇数行或偶数行施加时间长度不同的复位、曝光、读取和等待电压,将奇数行和偶数行的曝光时间设置为不同的长度。复合介质栅光敏探测器像元阵列经过读出后,将奇数行和偶数行的像元进行插值及图像融合,实现了单帧大动态成像。本发明可以实现复合介质栅光敏探测器像元阵列的单帧大动态成像,提高了大动态成像的时间分辨率,减少了运动图像大动态融合的运动模糊,减少了多帧融合所需的配准算法代价。可以将此技术应用于对时间分辨率较高,特别是针对于快速运动的物体的场景。

    一种基于背面深槽隔离技术的复合介质栅多光谱探测器

    公开(公告)号:CN118392303A

    公开(公告)日:2024-07-26

    申请号:CN202410847228.8

    申请日:2024-06-27

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于背面深槽隔离技术的复合介质栅多光谱探测器,属于半导体技术领域。通过改变背面深槽隔离介质的形状、表面掺杂及生长工艺等,形成不同深度下不同缺陷密度的深沟槽隔离介质,通过控制不同工艺的种类,制作所需通道数的多光谱探测器。再通过多光谱数据的解耦还原算法,插值补全像素的多通道数据,获得完整的多通道图像。本发明通过改造背面深槽隔离技术的使用方法,解决了单探测器获取多光谱数据分辨率严重降低的问题,达到了单探测器可获得N个通道光谱数据且基本不损失分辨率的效果。

    基于复合介质栅结构的成像阵列及其曝光、读取方法

    公开(公告)号:CN111554700B

    公开(公告)日:2023-09-12

    申请号:CN202010401623.5

    申请日:2020-05-13

    Applicant: 南京大学

    Abstract: 本发明提供一种基于复合介质栅结构的成像阵列及其曝光、读取方法。成像阵列包括具有复合介质栅结构的像素单元,每个像素单元的源极和漏极对称,若干数目的单元相互串联构成一行,同一行的相邻单元之间共用漏极或源极,若干行单元的漏极或源极再分别通过N型注入区与其它行对应位置的漏极或源极纵向连接构成若干列,在同一列中,将间隔若干行的N型注入区使用欧姆接触连接到一列金属层位线;在一列金属层位线的一端设有选择开关晶体管;每一行单元的控制栅极横向延伸连接为一个整体,并且在同一行中,将间隔若干列的单元的控制栅极使用欧姆接触连接到一行金属层字线。本发明可以有效地进一步减小像素周期尺寸,提高成像分辨率。

    基于光电存算单元的模拟域累加读出电路

    公开(公告)号:CN116029351A

    公开(公告)日:2023-04-28

    申请号:CN202310328911.6

    申请日:2023-03-30

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于光电存算单元的模拟域累加读出电路,属于集成电路领域。本发明电路包括由多个光电存算单元构成的晶体管阵列、驱动模块和读出模块,其中驱动模块包括字线驱动模块、源线驱动模块,读出模块包括电流拷贝模块、权重电流镜运算模块、电流‑电压转换模块、权重电容运算模块、模数转换模块;同行的所有光电存算单元栅极相连构成字线,与字线驱动模块相连;同列的所有光电存算单元源极相连构成源线,与源线驱动模块相连;同列的所有光电存算单元漏极相连并与读出模块相连。本发明中的模拟域累加读出电路,具有高精度、小面积以及低功耗的优势,满足了基于光电存算单元的高能效比、小面积的神经网络加速需求。

    一种复合介质栅双器件光敏探测器的晶圆堆叠结构

    公开(公告)号:CN111146223B

    公开(公告)日:2022-07-08

    申请号:CN201911257285.6

    申请日:2019-12-10

    Abstract: 本发明公开了一种复合介质栅双器件光敏探测器的晶圆堆叠结构。该结构的复合介质栅双器件光敏探测器包括具有感光功能的MOS‑C部分和具有读取功能的MOSFET部分,探测器的MOS‑C部分设置在上晶圆,探测器的MOSFET部分设置在下晶圆;上晶圆和下晶圆堆叠集成在一起;探测器的MOS‑C部分和探测器的MOSFET部分通过通孔相连。本发明的堆叠结构能提高光敏探测器的填充系数,并能减小读取过程中对感光区的影响,提高信噪比和灵敏度。

    基于复合介质栅光电导的光敏探测器及其工作方法

    公开(公告)号:CN114497099A

    公开(公告)日:2022-05-13

    申请号:CN202210051765.2

    申请日:2022-01-17

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于复合介质栅光电导的光敏探测器及其工作方法。其光敏探测器包括形成在同一P型半导体衬底上方的复合介质栅MOS电容、复合介质栅MOSFET部分和光电子调制结构,光电子调制结构包括衬底电极、光电子调制P+掺杂区和光电子调制电极;衬底电极设置在P型半导体衬底的底部;在复合介质栅MOSFET部分的衬底表面设有N型源极和漏极,光电子调制P+掺杂区设置于N型源极和漏极的外围;光电子调制电极位于光电子调制P+掺杂区的表面。本发明可通过控制P型衬底底部和光电子调制P+掺杂区之间的电场实现MOS电容感光时对体区内光电子的收集以及抑制相邻探测器之间的电学串扰,进而有效提高光敏探测器的量子效率以及MTF。

    基于复合介质栅光敏探测器的2×2阵列布局及工作方法

    公开(公告)号:CN109979930B

    公开(公告)日:2020-12-04

    申请号:CN201711458300.4

    申请日:2017-12-28

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于复合介质栅光敏探测器的2×2阵列布局及工作方法。阵列由四个像元组成,每个像元包括一个感光晶体管和一个读取晶体管,这两者形成在同一P型半导体衬底上方,并均采用复合介质栅结构;四个读取晶体管的衬底连成正八边环形结构并位于阵列的中心;正八边环形结构的四条边中,未覆盖复合介质栅的衬底中形成四个两两相对且互呈直角的重掺杂N+区,其中两个相对的重掺杂N+区互连构成共享的N+源极,另外两个互连构成共享的N+漏极;四个感光晶体管位于正八边环形结构的外侧且处于四个未进行N+重掺杂区域的一侧。本发明可以显著提高光敏探测器的填充系数,实现高的满阱电荷容量,且与浮栅CMOS工艺兼容,易于制造。

    基于复合介质栅结构的成像阵列及其曝光、读取方法

    公开(公告)号:CN111554700A

    公开(公告)日:2020-08-18

    申请号:CN202010401623.5

    申请日:2020-05-13

    Applicant: 南京大学

    Abstract: 本发明提供一种基于复合介质栅结构的成像阵列及其曝光、读取方法。成像阵列包括具有复合介质栅结构的像素单元,每个像素单元的源极和漏极对称,若干数目的单元相互串联构成一行,同一行的相邻单元之间共用漏极或源极,若干行单元的漏极或源极再分别通过N型注入区与其它行对应位置的漏极或源极纵向连接构成若干列,在同一列中,将间隔若干行的N型注入区使用欧姆接触连接到一列金属层位线;在一列金属层位线的一端设有选择开关晶体管;每一行单元的控制栅极横向延伸连接为一个整体,并且在同一行中,将间隔若干列的单元的控制栅极使用欧姆接触连接到一行金属层字线。本发明可以有效地进一步减小像素周期尺寸,提高成像分辨率。

    基于复合介质栅横向耗尽的光敏探测器及其方法

    公开(公告)号:CN111540758A

    公开(公告)日:2020-08-14

    申请号:CN202010384628.1

    申请日:2020-05-09

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于复合介质栅横向耗尽的光敏探测器及其方法。其探测器的单元包括形成在同一P型半导体衬底上方的复合介质栅MOS电容和复合介质栅晶体管,复合介质栅晶体管包括源漏区、第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅极;复合介质栅MOS电容在衬底上依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅极,第一浮栅与第二浮栅相连;复合介质栅MOS电容的衬底中设有N或N-型感光区域;感光区域的四周设有P或P+型隔离区,用于将复合介质栅晶体管与复合介质栅MOS电容分隔开。本发明能够提高探测器的量子效率、扩大光响应的波长范围和减小表面能级产生复合导致的噪声。

Patent Agency Ranking