公开(公告)号：CN107431092A

公开(公告)日：2017-12-01

申请号：CN201680017256.0

申请日：2016-03-10

Applicant: 丰田自动车株式会社

Inventor： 三村智博 ,  金村高司 ,  水野祥司 ,  杉本雅裕 ,  青井佐智子

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

Abstract: 半导体装置具备：漏极区(1)，其由第一或第二导电型半导体构成；漂移层(2)，其由第一导电型半导体构成；基极区(4)，其由第二导电型半导体构成；源极区(5)，其由高浓度的第一导电型半导体构成；接触区(6)，其由高浓度的第二导电型半导体构成；沟槽栅结构，其包含上段侧栅结构以及下段侧栅结构；源电极(10)，其与所述源极区以及所述接触区连接；漏电极(12)，其被配置在所述漏极区的背面侧。所述上段侧栅结构被配置在沟槽(7)内的上段侧，并具有第一栅绝缘膜(8a)和第一栅电极(9a)。此外，所述下段侧栅结构被配置在所述沟槽内的下段侧，并具有由较高的介电常数的绝缘材料构成的第二栅绝缘膜(8b)和第二栅电极(9b)。

公开(公告)号：CN107004715A

公开(公告)日：2017-08-01

申请号：CN201580066372.7

申请日：2015-07-22

Applicant: 丰田自动车株式会社

Inventor： 斋藤顺 ,  小野木淳士 ,  青井佐智子 ,  宫原真一朗

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/4236 ,  H01L29/06 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/12 ,  H01L29/66666 ,  H01L29/78 ,  H01L29/7827

Abstract: 半导体装置(1)具备形成有半导体元件的半导体基板(2)和形成在半导体基板(2)上的被覆绝缘膜(31)。半导体基板(2)具备第一部分(10)和厚度比第一部分(10)薄的第二部分(20)。在第一部分(10)与第二部分(20)相邻的部分形成有台阶部(90)。在台阶部(90)的侧面与第二部分(20)的上表面之间的角部(40)形成有角部件(50)。角部件(50)的上表面(51)随着从台阶部(90)的侧面(92)朝向第二部分(20)侧而向下方下降。被覆绝缘膜(31)从第一部分(10)延伸至第二部分(20)，并覆盖角部件(50)。

公开(公告)号：CN105027289B

公开(公告)日：2017-05-31

申请号：CN201380072378.6

申请日：2013-02-13

Applicant: 丰田自动车株式会社

Inventor： 木村圭佑 ,  龟山悟 ,  小山雅纪 ,  青井佐智子

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L27/0629 ,  H01L27/0664 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095

Abstract: 本说明书公开了一种IGBT区域与二极管区域被形成在同一半导体基板上的半导体装置。IGBT区域具备：第一导电型的体层，其被形成在半导体基板的表面上；第一导电型的体接触层，其被局部地形成在体层的表面上，并且与体层相比第一导电型的杂质浓度较高；第二导电型的发射层，其被局部地形成在体层的表面上；第二导电型的漂移层，其被形成于体层的背面侧；第一导电型的集电层，其被形成于漂移层的背面侧；栅电极，其通过绝缘膜而被覆盖并被配置于沟槽的内部。在该半导体装置中，距二极管区域的距离较远的位置处的体接触层与距二极管区域的距离较近的位置处的体接触层相比被形成为较大。

公开(公告)号：CN105027289A

公开(公告)日：2015-11-04

申请号：CN201380072378.6

申请日：2013-02-13

Applicant: 丰田自动车株式会社

Inventor： 木村圭佑 ,  龟山悟 ,  小山雅纪 ,  青井佐智子

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L27/0629 ,  H01L27/0664 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095

Abstract: 本说明书公开了一种IGBT区域与二极管区域被形成在同一半导体基板上的半导体装置。IGBT区域具备：第一导电型的体层，其被形成在半导体基板的表面上；第一导电型的体接触层，其被局部地形成在体层的表面上，并且与体层相比第一导电型的杂质浓度较高；第二导电型的发射层，其被局部地形成在体层的表面上；第二导电型的漂移层，其被形成于体层的背面侧；第一导电型的集电层，其被形成于漂移层的背面侧；栅电极，其通过绝缘膜而被覆盖并被配置于沟槽的内部。在该半导体装置中，距二极管区域的距离较远的位置处的体接触层与距二极管区域的距离较近的位置处的体接触层相比被形成为较大。

公开(公告)号：CN101897027A

公开(公告)日：2010-11-24

申请号：CN200880120102.X

申请日：2008-12-02

Applicant: 丰田自动车株式会社

Inventor： 青井佐智子 ,  杉山隆英 ,  铃木隆司 ,  添野明高 ,  西脇刚

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L29/0834 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/66348 ,  H01L29/66734

Abstract: 一种IGBT(10)，具有n+型的发射区(34)、n-型的漂移区(26)、被设置在发射区(34)和漂移区(26)之间的p型的体区(28)、在体区(28)内从发射区(34)朝向漂移区(26)延伸的沟槽栅(40)、和与沟槽栅(40)的表面接触的绝缘体的突出部(60)。突出部(60)的至少一部分突出至漂移区(26)内。突出部(60)对从表面部半导体区供给的电子移动至沟槽栅(40)的下方的情况进行物理性抑制，由此，能够抑制空穴被该电子吸引而在沟槽栅(40)的下方集中的情况。其结果为，能够对栅电容由于载流子的集中而随时间变动的情况进行抑制，从而能够提供高耐压量的IGBT(10)。

公开(公告)号：CN111066152B

公开(公告)日：2023-07-21

申请号：CN201880055698.3

申请日：2018-08-29

Applicant: 株式会社电装

Inventor： 箕谷周平 ,  梶爱子 ,  海老原康裕 ,  永冈达司 ,  青井佐智子

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

Abstract: 具备：第1导电型的由碳化硅构成的第1电流分散层(13)，形成在n－型层(12)与基体区域(18)之间，与n－型层(12)相比为高杂质浓度；第2导电型的由碳化硅构成的多个第1深层(14)，形成在第1电流分散层(13)内，比第1电流分散层(13)浅并且在一个方向上延伸设置；第1导电型的由碳化硅构成的第2电流分散层(15)，形成在第1电流分散层(13)与基体区域(18)之间，沟槽(21)的底部位于该第2电流分散层；以及第2导电型的由碳化硅构成的第2深层(17)，形成在第1电流分散层(13)与基体区域(18)之间，与基体区域(18)相连并与第1深层(14)相连，并且从沟槽(21)离开而形成。

公开(公告)号：CN110235229B

公开(公告)日：2022-08-12

申请号：CN201880006937.6

申请日：2018-01-17

Applicant: 株式会社电装

Inventor： 浦上泰 ,  加藤武宽 ,  青井佐智子

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/28 ,  H01L21/316 ,  H01L21/768 ,  H01L29/06 ,  H01L29/12 ,  H01L29/417

Abstract: 通过进行H2退火而使层间绝缘膜(10)致密化。通过进行这样的致密化，与不进行致密化的情况相比，层间绝缘膜(10)变硬。因此，即使在对于层间绝缘膜(10)形成接触孔(10a、10b)后进行成为高温的加热工序，也抑制接触孔(10a、10b)的侧壁的角部变圆。由此，即使成为金属电极的Al－Si层(9d、31c)向接触孔(10a、10b)内的进入量较多，也抑制基于应力的层间绝缘膜(10)的变形，抑制因该应力而使栅极绝缘膜(7)产生裂纹。

公开(公告)号：CN110226233B

公开(公告)日：2022-09-16

申请号：CN201880006962.4

申请日：2018-01-17

Applicant: 株式会社电装

Inventor： 竹内有一 ,  秋叶敦也 ,  青井佐智子 ,  铃木克己

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

Abstract: 使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此，用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀，能够以在底面没有凹凸的状态形成栅极绝缘膜(7)，所以能够使栅极绝缘膜(7)的膜厚成为一定。因而，能够将p型深层(5)及p型深层(30)形成到较深的位置，并且能够得到栅极绝缘膜(7)的耐压。

公开(公告)号：CN111066152A

公开(公告)日：2020-04-24

申请号：CN201880055698.3

申请日：2018-08-29

Applicant: 株式会社电装

Inventor： 箕谷周平 ,  梶爱子 ,  海老原康裕 ,  永冈达司 ,  青井佐智子

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

Abstract: 具备：第1导电型的由碳化硅构成的第1电流分散层(13)，形成在n－型层(12)与基体区域(18)之间，与n－型层(12)相比为高杂质浓度；第2导电型的由碳化硅构成的多个第1深层(14)，形成在第1电流分散层(13)内，比第1电流分散层(13)浅并且在一个方向上延伸设置；第1导电型的由碳化硅构成的第2电流分散层(15)，形成在第1电流分散层(13)与基体区域(18)之间，沟槽(21)的底部位于该第2电流分散层；以及第2导电型的由碳化硅构成的第2深层(17)，形成在第1电流分散层(13)与基体区域(18)之间，与基体区域(18)相连并与第1深层(14)相连，并且从沟槽(21)离开而形成。