公开(公告)号：CN103681251A

公开(公告)日：2014-03-26

申请号：CN201210353673.6

申请日：2012-09-20

Applicant: 中国科学院微电子研究所

Inventor： 孟令款 ,  李春龙 ,  贺晓彬

IPC: H01L21/027 ,  H01L21/033

Abstract: 本发明公开了一种混合光学和电子束光刻方法，包括：在衬底上形成结构材料层和第一硬掩模层；进行第一光刻/刻蚀，形成第一硬掩模图形；在第一硬掩模图形上形成第二硬掩模层；进行第二光刻/刻蚀，形成第二硬掩模图形；采用各向异性刻蚀技术，刻蚀结构材料层，形成所需要的光学及电子束线条。依照本发明的混合光学和电子束光刻方法，将同一层次图形按线条大小进行分开处理，大的线条采用光学曝光，而精细图形采用电子束曝光，可以大幅缩减曝光时间，提高产能。

公开(公告)号：CN103531459A

公开(公告)日：2014-01-22

申请号：CN201210229309.9

申请日：2012-07-03

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/3065 ,  H01L21/28

CPC classification number: H01L21/28017 ,  H01L29/66545 ,  H01L21/28008

Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；在衬底以及栅极堆叠结构上沉积介质材料层；执行主刻蚀，刻蚀介质材料层形成侧墙，并在衬底上留有介质材料层的残留；执行过刻蚀，去除介质材料层的残留。依照本发明的半导体器件制造方法，不采用氧化硅的刻蚀阻挡层，而是采用含氦气的刻蚀气体进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。

公开(公告)号：CN109698125A

公开(公告)日：2019-04-30

申请号：CN201811565934.4

申请日：2018-12-20

Applicant: 中国科学院微电子研究所

Inventor： 张宝林 ,  韦亚一 ,  孟令款 ,  张正平

IPC: H01L21/308 ,  G03F7/00

Abstract: 本发明提供了一种定向自组装模板转移方法。该方法包括以下步骤：在衬底上形成苯乙烯-碳酸酯嵌段共聚物层并进行定向自组装，以使苯乙烯-碳酸酯嵌段共聚物层形成垂直的相分离，得到自组装模板，自组装模板包括由聚苯乙烯构成的第一区域以及由聚碳酸酯构成的第二区域；去除第一区域，得到由第二区域构成的光刻图形结构，光刻图形结构具有光刻图案；将衬底表面氧化以形成缓冲层，并以光刻图形结构为掩膜刻蚀缓冲层，得到图形化缓冲层；以图形化缓冲层为掩膜刻蚀衬底，以在衬底表面形成纳米图形结构。上述方法无需中性层(无规共聚物材料)，并且形成的缓冲层降低了刻蚀过程中对嵌段共聚物分子弱刻蚀特性的高度依赖，工艺简单且易于实施。

公开(公告)号：CN104112665B

公开(公告)日：2018-09-18

申请号：CN201310141764.8

申请日：2013-04-22

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  洪培真 ,  孟令款 ,  朱慧珑

IPC: H01L21/336 ,  H01L21/762 ,  H01L29/78 ,  H01L29/10

Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片和沟槽；在沟槽中形成浅沟槽隔离，浅沟槽隔离至少包括一个掺杂的隔离层；退火，使得掺杂的隔离层中杂质扩散进入相邻衬底沟道形成穿通阻挡层。依照本发明的半导体器件及其制造方法，在鳍片侧面的沟槽中形成多个掺杂层与隔离层的层叠，退火扩散形成了均匀、陡峭的穿通阻挡层，有效抑制了寄生沟道效应和沟道穿通效应并且简化了工艺，从而提高了器件可靠性。

公开(公告)号：CN108364910A

公开(公告)日：2018-08-03

申请号：CN201810143686.8

申请日：2018-02-11

Applicant: 中国科学院微电子研究所

Inventor： 徐秋霞 ,  周娜 ,  李俊峰 ,  洪培真 ,  许高博 ,  孟令款 ,  贺晓彬 ,  陈大鹏 ,  叶甜春

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823807 ,  H01L27/092

Abstract: 本发明公开了一种纳米线阵列围栅MOSFET结构及其制作方法。其中，该制作方法包括：在衬底上形成由浅沟槽隔离区分隔开的N型MOSFET区域和/或P型MOSFET区域；在衬底上光刻出纳米线图案，并交替采用各向异性和各向同性等离子体刻蚀形成多层纳米线堆叠的硅纳米线阵列结构；在硅纳米线阵列结构的每个纳米线上形成牺牲氧化层，以调控纳米线的形状，然后去除牺牲氧化层；对于P型MOSFET区域，在硅纳米线上进行SiGe选择外延生长，SiGe上可选择覆盖Si膜作为保护膜，然后进行浓缩氧化，得到SiGe纳米线阵列结构；以及在纳米线阵列结构的周围制作高K栅介质层和金属栅层。该纳米线阵列围栅MOSFET结构既保留了Si纳米线围栅NMOSFET电子的良好迁移率，又提高了SiGe纳米线围栅PMOSFET的空穴迁移率。

公开(公告)号：CN103633014B

公开(公告)日：2018-03-30

申请号：CN201210300046.6

申请日：2012-08-21

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/768

CPC classification number: H01L21/76816 ,  H01L21/76831

Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上的层间介质层中刻蚀形成多个第一开口；在多个第一开口中形成开口修饰层；刻蚀开口修饰层，直至暴露衬底，形成多个第二开口，其中第二开口的深宽比大于第一开口的深宽比。依照本发明的半导体器件制造方法，基于传统光刻工艺的条件下制备出较大的氧化硅深孔，然后沉积氮化硅薄膜获得所需要的特征尺寸，并采用独特的碳氟基气体来刻蚀氮化硅深孔，从而获得较高深宽比结构。

公开(公告)号：CN105584986B

公开(公告)日：2018-02-09

申请号：CN201410571338.2

申请日：2014-10-23

Applicant: 中国科学院微电子研究所

Inventor： 李俊杰 ,  孟令款 ,  李春龙 ,  洪培真 ,  崔虎山 ,  李俊峰 ,  赵超

IPC: B81C1/00 ,  B81B7/02

Abstract: 本发明提供了一种硅深孔刻蚀方法，包括：a.在硅片(100)上均匀涂覆掩膜(101)，在掩膜(101)上形成所需图形；b.基于掩膜(101)图案，采用稳态工艺在所述硅片上刻蚀深孔(102)；c.在所述第一深孔(102)的侧壁及底部形成钝化层(200)；d.去除位于所述深孔(102)底部的钝化层(200)；e.采用bosch工艺进行交替深刻蚀，对深孔进行深化，得到加深的第二深孔(103)；f.去除钝化层(200)。本发明将稳态刻蚀工艺与bosch刻蚀工艺相结合，有效消除了槽顶部侧壁的锯齿形貌，并弱化了底切现象(under cut)，有效的提高了器件的可靠性与寿命。

公开(公告)号：CN103676491B

公开(公告)日：2016-12-28

申请号：CN201210353546.6

申请日：2012-09-20

Applicant: 中国科学院微电子研究所

Inventor： 孟令款 ,  贺晓彬 ,  李春龙

IPC: G03F7/20 ,  G03F1/20 ,  H01L21/027

Abstract: 本发明公开了一种降低电子束光刻时光刻胶粗糙度的方法，包括：在衬底上形成结构材料层和第一硬掩模层；在第一硬掩模层上形成第二硬掩模层；在第二硬掩模层上形成电子束光刻胶图形；以电子束光刻胶图形为掩模，刻蚀第二硬掩模层形成第二硬掩模图形；以第二硬掩模图形为掩模，刻蚀第一硬掩模层形成第一硬掩模图形；以第一和第二硬掩模图形为掩模，刻蚀结构材料层，形成所需要的线条。依照本发明的方法，采用材质不同的多层硬掩模层并且多次刻蚀，防止了电子束光刻胶侧壁粗糙度传递到下层的结构材料层，有效降低了线条的粗糙度，提高了工艺的稳定性，降低了器件性能的波动变化。

公开(公告)号：CN103531454B

公开(公告)日：2016-08-17

申请号：CN201210229524.9

申请日：2012-07-03

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/28

CPC classification number: H01L21/31116 ,  H01L21/28017 ,  H01L29/78

Abstract: 本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；在衬底以及栅极堆叠结构上依次沉积第一介质材料层和第二介质材料层；采用含氦的刻蚀气体，依次刻蚀第二介质材料层和第一介质材料层，分别形成第二侧墙和第一侧墙。依照本发明的半导体器件制造方法，采用了双层复合侧墙以及含氦气的刻蚀气体进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。

公开(公告)号：CN105428317A

公开(公告)日：2016-03-23

申请号：CN201410465366.6

申请日：2014-09-12

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/8238 ,  H01L21/28

Abstract: 一种半导体器件制造方法，包括：在包含半导体结构的衬底上依次形成线条叠层、硬掩模叠层，所述硬掩模叠层包括至少一个第一硬掩模层和至少一个第二硬掩模层，所述第一硬掩模层包含硅基绝缘材料，所述第二硬掩模层包含非硅基绝缘材料；在硬掩模叠层上形成光刻胶图形；以光刻胶图形为掩模，各向异性干法刻蚀硬掩模叠层形成硬掩模图形；以硬掩模图形为掩模，各向异性干法刻蚀线条叠层形成精细线条。依照本发明的半导体器件制造方法，采用多层掩模提高了线条的垂直度和刻蚀选择性，提高了线条精度、有效降低了器件尺寸。