-
公开(公告)号：CN115410920A
公开(公告)日：2022-11-29
申请号：CN202211167385.1
申请日：2022-09-23
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L21/336 , H01L21/02 , H01L21/18 , H01L29/16 , H01L29/78
Abstract: 本申请提供了一种半导体器件的制作方法以及半导体器件，该方法包括：首先，提供包括层叠的第一衬底以及第一预备衬底的第一基底，且提供包括层叠的第二衬底以及第一氧化层的第二基底；然后，去除部分第一预备衬底，剩余的第一预备衬底形成包括本体部以及间隔设置于本体部上的多个凸出部的第三衬底；之后，在第三衬底的远离第一衬底的表面上形成第二氧化层，且在第二氧化层的远离第三衬底的表面上键合第二基底，第一氧化层与第二氧化层接触；之后，去除键合后结构的第一衬底以及第三衬底的本体部和/或部分凸出部，得到预备结构；最后，在预备结构中的第二氧化层的裸露表面上形成器件结构，得到目标结构。保证了半导体器件的性能较好。
-
公开(公告)号：CN114759105A
公开(公告)日：2022-07-15
申请号：CN202210340026.5
申请日：2022-04-01
Applicant: 广东省大湾区集成电路与系统应用研究院 , 中国科学院微电子研究所
IPC: H01L31/0352 , H01L31/028 , H01L31/0312 , H01L31/102 , H01L31/18
Abstract: 本申请提供了一种量子阱光探测器的制作方法以及量子阱光探测器，该方法包括：提供受体基底，受体基底包括依次叠置的第一衬底层、第一Ge缓冲层、GexSi1‑x/Ge多量子阱层、P型Ge层以及交替设置硅化物材料层和第一Al2O3层的谐振腔结构；提供供体基底，供体基底包括依次叠置的第二衬底层以及第二Al2O3层；键合受体基底与供体基底；去除第一衬底层；在第一Ge缓冲层中注入离子形成N型Ge层。该方法中，通过设置谐振腔结构，有利于在器件内部形成光学谐振腔，增强其光学谐振腔效应，进而解决了现有技术中Ge材料光探测器对短波红外的响应度低的问题。
-
公开(公告)号：CN114121955A
公开(公告)日：2022-03-01
申请号：CN202010907088.0
申请日：2020-09-01
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L23/64
Abstract: 本发明提供一种半导体器件，包括：半导体衬底，所述半导体衬底上形成有电容接触部；电容器底电极，形成于所述电容接触部上方并与所述电容接触部连接；其中，所述电容器底电极包括相互连接的第一底电极层和第二底电极层，所述第一底电极层包括第一圆筒形侧壁和底壁，所述第一圆筒形侧壁的内径从上到下逐渐变小，所述底壁接触所述电容接触部，所述第二底电极层包括第二圆筒形侧壁，所述第二圆筒形侧壁从所述第一圆筒形侧壁的内侧一定高度处开始向上方延伸，直至与所述第一圆筒形侧壁高度相同。本发明能够增加电容器的底电极极板表面积。
-
公开(公告)号：CN113314406A
公开(公告)日：2021-08-27
申请号：CN202110410522.9
申请日：2021-04-16
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/306 , H01L21/67
Abstract: 本发明涉及一种对半导体层减薄的方法及其应用。一种对半导体层减薄的方法，包括：提供一种半导体结构，所述半导体结构的表面设有半导体层；利用喷嘴向所述半导体层喷洒腐蚀液，以进行湿法刻蚀，并且湿法刻蚀过程中使喷嘴沿所述半导体层的表面进行直线往复移动，同时所述半导体结构不断旋转，并且所述半导体层与所述喷嘴之间的距离始终不变。本发明通过旋转喷涂模式可以实现材料的大面积均匀刻蚀。
-
公开(公告)号：CN113314395A
公开(公告)日：2021-08-27
申请号：CN202110414157.9
申请日：2021-04-16
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/02 , H01L21/762
Abstract: 本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体结构的制备方法包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；外延生长锗锡层；提供支撑衬底，在所述支撑衬底生长第二绝缘层；将所述支撑衬底与上文所述的半导体衬底键合，并且所述第二绝缘层与所述锗锡层相邻；去除所述硅衬底、所述锗缓冲层和所述第一绝缘层。本发明能够生长出高质量高组分应变释放的锗锡层。
-
Patent Agency Ranking
公开(公告)号：CN113314394A
公开(公告)日：2021-08-27
申请号：CN202110412165.X
申请日：2021-04-16
Applicant: 中国科学院微电子研究所 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/02 , H01L21/762
Abstract: 本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体结构的制备方法，包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；外延生长Ge1‑x‑ySnxSiy层，0≤x
-
公开(公告)号：CN112582257A
公开(公告)日：2021-03-30
申请号：CN202011321947.4
申请日：2020-11-23
Applicant: 中国科学院微电子研究所
IPC: H01L21/02
Abstract: 本发明公开了一种用于半导体量子计算的应变纯化硅衬底及其形成方法，属于半导体技术领域，用以解决现有技术中外延纯化硅受衬底自然硅同位素成分的影响较大、纯化硅的电子迁移率较低的问题。本发明的纯化硅锗衬底包括依次层叠的自然硅支撑衬底、绝缘层、纯化硅锗层和纯化硅层。本发明的形成方法为在基础衬底上外延形成多层硅锗缓冲层和纯化硅锗层，得到施主衬底；提供一自然硅支撑衬底；在施主衬底和/或自然硅支撑衬底上形成至少一层绝缘层；将施主衬底与自然硅支撑衬底键合，去除基础衬底和多层硅锗缓冲层或去除基础衬底、多层硅锗缓冲层和部分纯化硅锗层，得到纯化硅锗衬底；在纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。本发明的纯化硅锗衬底及其形成方法可用于半导体量子计算。
-
公开(公告)号：CN112018041A
公开(公告)日：2020-12-01
申请号：CN202010702697.2
申请日：2020-07-21
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/8242 , H01L27/108
Abstract: 本申请涉及半导体技术领域，具体涉及一种电容器及其制备方法，包括：提供一半导体衬底；于所述半导体衬底上形成上电极；使用含氮气体对所述上电极的外表面进行处理，以在所述上电极的外表面形成第一钝化层；在第一钝化层的外表面形成上电极连接层。通过在上电极与上电极连接层之间的界面、上电极连接层与金属导线层之间的界面进行界面处理，即依次在上电极进行处理、第一处理工艺以及第二处理工艺，以及在上电极连接层进行钝化处理，使得上电极与上电极连接层之间界面、上电极连接层与金属导线层之间界面的不完全反应物被去除，大大降低了电容器的漏电。
-
公开(公告)号：CN111785719A
公开(公告)日：2020-10-16
申请号：CN202010490689.6
申请日：2020-06-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开提供一种半导体存储器、其制作方法及一种电子设备。本公开的半导体存储器包括：位线层，具有至少一条位线；有源层，位于所述位线层上方并且包括至少两个有源区，所述两个有源区在位线层所在水平面的投影在同一条位线上；贴着有源区的侧壁形成的栅堆叠；以及，存储层，位于所述有源层上方并且包括至少两个存储区。该半导体存储器通过垂直地将位线所在层和存储区分离到有源区的上/下，使上/下分离的两个层和连接中间有源区的接触不在同一平面上，确保了平面上的工艺裕度，从而可以改善半导体存储器设计层面的限制，提升半导体存储器的性能。
-
公开(公告)号：CN111653567A
公开(公告)日：2020-09-11
申请号：CN202010485980.4
申请日：2020-06-01
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明涉及一种DRAM器件及其制造方法，属于半导体技术领域，解决了现有技术中厚Si3N4层会降低H离子的渗透率，影响氢退火的效果的问题。DRAM器件包括：半导体衬底，包括存储区和外围区；沟槽，嵌入所述存储区和所述外围区之间；刻蚀阻挡层，位于所述沟槽中；隔离区，位于所述沟槽中的所述刻蚀阻挡层上方；以及着陆焊盘，位于存储区中，其中，所述刻蚀阻挡层延伸到所述着陆焊盘上。实现了提高H离子的渗透率并改善氢退火的效果。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.033 seconds)
