-
公开(公告)号：CN111785720B
公开(公告)日：2023-03-24
申请号：CN202010491572.X
申请日：2020-06-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本公开提供一种半导体存储器、其制作方法及一种电子设备。本公开的半导体存储器包括：位线层，具有至少两条位线；有源层，位于所述位线层上方并且包括至少两个有源区，所述两个有源区在位线层所在水平面投影的连线与位线方向倾斜相交形成交点，并且所述两个有源区关于该交点成中心对称；贴着有源区的侧壁形成的栅堆叠；以及，存储层，位于所述有源层上方并且包括至少两个存储区。该半导体存储器通过垂直地将位线所在层和存储区分离到有源区的上/下，使上/下分离的两个层和连接中间有源区的接触不在同一平面上，确保了平面上的工艺裕度，从而可以改善半导体存储器设计层面的限制，提升半导体存储器的性能。
-
公开(公告)号：CN114068540A
公开(公告)日：2022-02-18
申请号：CN202010761595.8
申请日：2020-07-31
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本申请公开了一种半导体电容器结构及制造方法，半导体电容器结构，包括：底层，所述底层包括间隔分布的多个焊垫；下电极，所述下电极包括底部和底部两边的侧壁，所述底部位于所述焊垫的顶面上；介质层，沿着所述下电极的内侧壁形成；上电极，填充于所述介质层容纳的空间中；支撑层，至少一对相邻所述下电极的侧壁之间设置有三层或三层以上支撑层。本申请实施例提供的半导体电容器结构，在相邻两电极之间沿着垂直于底层的方向上具有多个支撑层，解决了由于倾斜裕量不足导致的电容器高度上限问题，获取了更多的刻蚀裕量，可以确保获取存储电容所需要的电容器高度。
-
公开(公告)号：CN113764416B
公开(公告)日：2023-12-05
申请号：CN202010490669.9
申请日：2020-06-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本公开提供了半导体结构及其形成方法、动态随机存储器、电子设备，该半导体结构包括：半导体衬底，具有有源区，第二位线槽，设置于有源区上，第一位线槽，设置第二位线槽上，与第二位线槽连通，以及位线，从有源区向上延伸，位于第一位线槽和第二位线槽中。动态随机存储器包括半导体结构。电子设备包括动态随机存储器。方法包括：提供半导体衬底，半导体衬底具有有源区，在有源区的上方形成第一、第二位线槽，第一位线槽设置第二位线槽上，第一位线槽和第二位线槽相连通，在有源区上形成位线，位线位于第一位线槽以及第二位线槽中。本公开能够在不使用传统方案的位线接触部的多晶硅的情况下形成位线，极大地降低位线与存储接触部之间的电容。
-
公开(公告)号：CN111785719B
公开(公告)日：2023-05-12
申请号：CN202010490689.6
申请日：2020-06-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本公开提供一种半导体存储器、其制作方法及一种电子设备。本公开的半导体存储器包括：位线层，具有至少一条位线；有源层，位于所述位线层上方并且包括至少两个有源区，所述两个有源区在位线层所在水平面的投影在同一条位线上；贴着有源区的侧壁形成的栅堆叠；以及，存储层，位于所述有源层上方并且包括至少两个存储区。该半导体存储器通过垂直地将位线所在层和存储区分离到有源区的上/下，使上/下分离的两个层和连接中间有源区的接触不在同一平面上，确保了平面上的工艺裕度，从而可以改善半导体存储器设计层面的限制，提升半导体存储器的性能。
-
公开(公告)号：CN113764416A
公开(公告)日：2021-12-07
申请号：CN202010490669.9
申请日：2020-06-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开提供了半导体结构及其形成方法、动态随机存储器、电子设备，该半导体结构包括：半导体衬底，具有有源区，第二位线槽，设置于有源区上，第一位线槽，设置第二位线槽上，与第二位线槽连通，以及位线，从有源区向上延伸，位于第一位线槽和第二位线槽中。动态随机存储器包括半导体结构。电子设备包括动态随机存储器。方法包括：提供半导体衬底，半导体衬底具有有源区，在有源区的上方形成第一、第二位线槽，第一位线槽设置第二位线槽上，第一位线槽和第二位线槽相连通，在有源区上形成位线，位线位于第一位线槽以及第二位线槽中。本公开能够在不使用传统方案的位线接触部的多晶硅的情况下形成位线，极大地降低位线与存储接触部之间的电容。
-
Patent Agency Ranking
公开(公告)号：CN111785720A
公开(公告)日：2020-10-16
申请号：CN202010491572.X
申请日：2020-06-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开提供一种半导体存储器、其制作方法及一种电子设备。本公开的半导体存储器包括：位线层，具有至少两条位线；有源层，位于所述位线层上方并且包括至少两个有源区，所述两个有源区在位线层所在水平面投影的连线与位线方向倾斜相交形成交点，并且所述两个有源区关于该交点成中心对称；贴着有源区的侧壁形成的栅堆叠；以及，存储层，位于所述有源层上方并且包括至少两个存储区。该半导体存储器通过垂直地将位线所在层和存储区分离到有源区的上/下，使上/下分离的两个层和连接中间有源区的接触不在同一平面上，确保了平面上的工艺裕度，从而可以改善半导体存储器设计层面的限制，提升半导体存储器的性能。
-
公开(公告)号：CN111785719A
公开(公告)日：2020-10-16
申请号：CN202010490689.6
申请日：2020-06-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开提供一种半导体存储器、其制作方法及一种电子设备。本公开的半导体存储器包括：位线层，具有至少一条位线；有源层，位于所述位线层上方并且包括至少两个有源区，所述两个有源区在位线层所在水平面的投影在同一条位线上；贴着有源区的侧壁形成的栅堆叠；以及，存储层，位于所述有源层上方并且包括至少两个存储区。该半导体存储器通过垂直地将位线所在层和存储区分离到有源区的上/下，使上/下分离的两个层和连接中间有源区的接触不在同一平面上，确保了平面上的工艺裕度，从而可以改善半导体存储器设计层面的限制，提升半导体存储器的性能。
-
公开(公告)号：CN114068539A
公开(公告)日：2022-02-18
申请号：CN202010761579.9
申请日：2020-07-31
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开提供了半导体电容器结构及其制造方法、存储器、电子设备。该电容器结构包括半导体基底，半导体基底上形成有间隔分布的多个焊垫，下电极的底部位于焊垫上。至少一层下支撑件和上支撑件设置于下电极的侧壁之间，下电极的厚度自下电极的顶端向下均匀分布。存储器包括半导体电容器结构。电子设备包括存储器。该制造方法包括：在半导体基底上形成第一叠层和第二叠层。刻蚀第二、第一叠层，以形成穿过下支撑层的凹槽并回填。刻蚀第二、第一叠层，从而形成电容孔，进而形成下电极。基于凹槽进行刻蚀，以形成上支撑件和下支撑件。本公开创新地在沉积下电极前进行支撑层刻蚀工序，解决了常规技术在后刻蚀支撑层时产生的损伤下电极等问题。
-
公开(公告)号：CN114068537A
公开(公告)日：2022-02-18
申请号：CN202010761200.4
申请日：2020-07-31
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开提供一种半导体存储器、其制作方法及一种电子设备。本公开的半导体存储器包括：位线层，具有至少一条位线；有源层，位于所述位线层上方并且包括至少一个有源区；栅堆叠，所述有源区的侧壁被所述栅堆叠包围；以及，存储层，位于所述有源层上方并且包括至少一个存储区。该半导体存储器通过垂直地将位线所在层和存储区分离到有源区的上/下，使上/下分离的两个层和连接中间有源区的接触不在同一平面上，确保了平面上的工艺裕度，从而可以改善半导体存储器设计层面的限制，提升半导体存储器的性能。
-
公开(公告)号：CN113964124A
公开(公告)日：2022-01-21
申请号：CN202010702155.5
申请日：2020-07-21
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开提供一种半导体接触结构、其制作方法及半导体存储器。本公开的半导体接触结构包括：半导体衬底；由器件隔离区限定的有源区；形成在所述半导体衬底中的埋栅结构；以及形成在埋栅结构之间的接触结构；其中，所述接触结构与所述埋栅结构自对准。本公开与现有技术相比的优点在于：无需采用光刻对准工艺，接触的位置在两个绝缘体的中央位置，预防漏电造成的不良；减少了与位线相对接触的面积，能减少位线电容；借由接触结构的侧墙工艺，可以增加与邻接有源区的工艺窗口。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.035 seconds)
