公开(公告)号：CN103926648A

公开(公告)日：2014-07-16

申请号：CN201310015359.1

申请日：2013-01-16

Applicant: 江苏尚飞光电科技有限公司 ,  中科院南通光电工程中心 ,  中国科学院上海微系统与信息技术研究所

Inventor： 武爱民 ,  甘甫烷 ,  李浩 ,  盛振 ,  王曦

IPC: G02B6/13 ,  G02B6/136 ,  G02B6/122

Abstract: 本发明提供一种SOI基波导耦合器及其制备方法，包括以下步骤：提供一SOI衬底，在所述SOI衬底的顶层硅上形成第一氧化层；在所述第一氧化层上形成第一窗口；自该第一窗口外延生长形成硅岛；在所述硅岛外形成第二氧化层；在所述硅岛上表面的部分第二氧化层上形成第二窗口；湿法腐蚀，在所述第二窗口下的硅岛处形成倾斜角为0.5°-4°的斜面，再去除剩余的第二氧化层；套准光刻后构图，形成垂直和水平方向尺寸分别线性减小的耦合器。本发明利用硅外延生长、各向异性溶液腐蚀等硅微机械加工工艺在SOI上制作波导耦合器，工艺稳定可靠，提高光纤与硅基波导及各种小尺寸光子学器件之间的耦合效率。

公开(公告)号：CN102386068B

公开(公告)日：2014-04-09

申请号：CN201110215670.1

申请日：2011-07-29

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  薛忠营 ,  曹共柏 ,  张峰 ,  张苗 ,  王曦

IPC: H01L21/20 ,  H01L29/00

Abstract: 一种锗硅衬底的生长方法，包括如下步骤：提供单晶硅支撑衬底；在单晶硅支撑衬底表面形成籽晶层，所述籽晶层的材料为单晶锗硅；在籽晶层的表面形成插入层，所述插入层的材料为锗组分大于籽晶层中锗组分的单晶锗硅；在插入层的表面形成锗硅晶体层。

公开(公告)号：CN103560152A

公开(公告)日：2014-02-05

申请号：CN201310573840.2

申请日：2013-11-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 赵清太 ,  俞文杰 ,  刘畅 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L29/0603 ,  H01L29/41766 ,  H01L29/66666

Abstract: 本发明提供一种垂直结构的隧穿场效应晶体管及其制备方法，所述制备方法至少包括步骤：提供一SGOI衬底，包括埋氧层和P型重掺杂SiGe；在所述P型重掺杂SiGe依次沉积形成硅层和N型重掺杂SiGe；利用光刻和刻蚀技术刻蚀所述N型重掺杂SiGe，在所述硅层一侧表面形成漏极；刻蚀所述硅层形成具有纳米线或纳米棒结构的沟道；利用化学腐蚀工艺去除所述沟道下部分P型重掺杂SiGe，使所述沟道悬空，与所述漏极处于相对的另一侧的P型重掺杂SiGe定义为源极，所述漏极、沟道和源极构成垂直结构。本发明提供的垂直结构的隧穿场效应晶体管中漏极、沟道和源极为垂直结构，可以增大隧穿面积，提高器件的驱动电流。另外，形成的悬空的沟道可以进一步抑制器件的漏电流。

公开(公告)号：CN103187248A

公开(公告)日：2013-07-03

申请号：CN201110449534.9

申请日：2011-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  张苗 ,  狄增峰 ,  卞建涛 ,  王曦

IPC: H01L21/20 ,  H01L21/8238

Abstract: 本发明提供一种混合晶向绝缘体上锗晶片及器件的制备方法，通过在绝缘层上形成生长窗口在具有第一晶向的衬底上形成具有第二晶向的全局GOI，然后在具有第二晶向的衬底上形成具有第二晶向的Ge层，以制备出混合晶向绝缘体上锗晶片。在具有（100）晶向的Ge层制备NMOS器件，在具有（110）晶向的Ge层制备PMOS器件，在保证NMOS载流子迁移率的同时，大大地提高了PMOS载流子的迁移率，从而提高器件的整体驱动电流，降低了寄生电容，有利于电路集成度的提高。本发明工艺步骤简单，适用于半导体工业生产。

公开(公告)号：CN103165511A

公开(公告)日：2013-06-19

申请号：CN201110418133.7

申请日：2011-12-14

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  张苗 ,  狄增峰 ,  卞剑涛 ,  王曦

IPC: H01L21/762

Abstract: 本发明提供一种制备GOI的方法，采用生长Ge组分渐变的Si1-xGex层作为梯度缓冲层，以制备出高纯度、低缺陷的纯Ge层，然后通过离子注入在梯度缓冲层与纯Ge层的界面附近形成剥离层，接着进行退火使其剥离。采用本方法能达到低剂量离子注入实现GOI材料的制备，且制备出的GOI材料具有高纯度、低缺陷的特点。本方法工艺简单，适合工业生产。

公开(公告)号：CN103137547A

公开(公告)日：2013-06-05

申请号：CN201110384239.X

申请日：2011-11-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  张波 ,  赵清太 ,  狄增峰 ,  张苗 ,  王曦

IPC: H01L21/768 ,  H01L21/8248

Abstract: 本发明提供一种绝缘体上Si/NiSi2衬底材料及其制备方法，通过对Ni与Si衬底进行退火反应生成NiSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间插入一层金属硅化物NiSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。

公开(公告)号：CN102590935B

公开(公告)日：2013-04-24

申请号：CN201110003997.2

申请日：2011-01-10

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 武爱民 ,  魏星 ,  薛忠营 ,  杨志峰 ,  甘甫烷 ,  张苗 ,  王曦

IPC: G02B6/122 ,  G02B6/13 ,  G02B6/136

Abstract: 本发明提供一种锗悬臂梁式二维光子晶体微腔，包括：具有埋氧层、且表层为悬臂梁式锗材料层的半导体基底，其中，在锗材料层包含光子晶体微腔，所述光子晶体微腔由周期性排列的孔体所构成、但部分区域缺失孔体。此外，本发明还提供了该锗悬臂梁式二维光子晶体微腔的制备方法，即先在具有埋氧层、且表层为锗材料层的半导体基底的锗材料层中掺杂以形成n型重掺杂层，然后对锗材料层进行微机械加工形成光子晶体微腔，随后在部分区域进行光刻和刻蚀暴露出部分埋氧层，然后再进行湿法腐蚀，用以去除光子晶体微腔下的埋氧层，同时实现锗悬臂梁的释放。本发明的优点在于：能够通过外力调节悬臂梁上的应变从而实现锗向直接带隙的转变，并利用光子晶体微腔提高发光效率。

公开(公告)号：CN102130037B

公开(公告)日：2013-03-13

申请号：CN201010607936.2

申请日：2010-12-27

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  王中党 ,  叶斐 ,  曹共柏 ,  林成鲁 ,  张苗 ,  王曦

IPC: H01L21/762 ,  H01L21/48

Abstract: 一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法，包括如下步骤：提供器件衬底与支撑衬底；在器件衬底的表面形成绝缘层；热处理器件衬底，从而在所述器件衬底的表面形成洁净区域；将带有绝缘层的器件衬底与支撑衬底键合，使绝缘层夹在器件衬底与支撑衬底之间；对键合界面实施退火加固，使键合界面的牢固程度能够满足后续倒角研磨、减薄以及抛光工艺的要求；对键合后的器件衬底实施倒角研磨、减薄以及抛光。本发明的优点在于，在键合前采用吸杂工艺对器件衬底进行处理，表面形成洁净区域，随后将该洁净区域转移到另一片支撑衬底之上，得到具有高晶体质量的键合材料。

公开(公告)号：CN101958238B

公开(公告)日：2012-12-26

申请号：CN201010223192.4

申请日：2010-07-09

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 张苗 ,  张波 ,  王曦 ,  薛忠营 ,  魏星 ,  武爱民

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/306

Abstract: 本发明涉及一种制备悬空应变材料的方法，其特征在于制备的步骤是：a)提供一层具有各向异性腐蚀特性的半导体衬底材料；b)在步骤a所述的半导体材料上外延生长一层晶格常数比衬底材料大的晶体材料，外延的晶体材料层的厚度控制在临界厚度之内；c)接着在衬底材料底部上涂光刻胶，曝光刻蚀出所需的图形；d)对衬底材料进行湿法刻蚀，放入到KOH或TMAH溶液中，刻蚀到外延的晶体材料处自动停止；e)将步骤d所得材料进行退火工艺，使外延晶体材料中应力完全释放；退火温度为300-1000℃；f)退火后在图形上外延淀积晶体层，使晶体层受压应力或张应力；g)腐蚀移除晶体材料，从而制得悬空的应变材料，制备出的悬空材料中不存在应力释放，也即制备出的悬空材料无应力释放。

公开(公告)号：CN102790084A

公开(公告)日：2012-11-21

申请号：CN201110126382.9

申请日：2011-05-16

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  卞剑涛 ,  张苗 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/762 ,  H01L21/84

CPC classification number: H01L21/84 ,  H01L21/8258

Abstract: 本发明提供了一种锗和III-V混合共平面的SOI半导体结构及其制备方法。绝缘体上锗和III-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在绝缘层上的锗衬底，而另一衬底是被形成在锗半导体上的III-V族半导体材料。形成该半导体结构的制备方法包括：制备全局绝缘体上锗衬底结构；在绝缘体上锗衬底结构上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构制备包含锗沟道PMOS和III-V沟道NMOS的高性能CMOS器件。