一种氮化镓器件动态电阻测试电路

    公开(公告)号:CN111426928A

    公开(公告)日:2020-07-17

    申请号:CN201811583665.4

    申请日:2018-12-24

    Abstract: 一种氮化镓器件动态电阻测试电路,包括用于驱动待测器件的栅驱动模块、钳位电路和负载模块,负载模块的另一端连接电源DC,钳位电路包括稳压模块和高压二极管D1,高压二极管D1的阳极与稳压模块一端连接,高压二极管D1的阴极与所述负载模块的一端连接并用于连接被测氮化镓器件的漏电极,稳压模块的另一端接电源地并用于连接被测氮化镓器件的源电极,钳位电路还包括恒流模块,恒流模块输出的恒定电流经过高压二极管D1流向被测氮化镓器件。被测器件的栅控信号由驱动模块提供,被测器件导通时流过高压二极管的电流由恒流模块提供,被测器件关断时电压探测点测得的电压由稳压模块稳压,被测器件开关转换的瞬间产生的震荡由滤波模块抑制。

    一种低导通电阻横向双扩散金属氧化物半导体器件

    公开(公告)号:CN106024905B

    公开(公告)日:2019-07-12

    申请号:CN201610614208.1

    申请日:2016-07-29

    Applicant: 东南大学

    CPC classification number: H01L29/7816 H01L29/0653 H01L29/0692

    Abstract: 一种低导通电阻横向双扩散金属氧化物半导体器件,包括:P型衬底,在P型衬底的上方设有高压N型区,在高压N型区的上方设有N型漂移区和P型体区,在N型漂移区内设有N型漏区、浅槽隔离区,在P型体区内设有N型源区和P型区,在高压N型区的上方设有栅氧化层且所述栅氧化层的两端分别延伸至P型体区和第一浅槽隔离区的上方,在栅氧化层上方设有多晶硅栅场板,在N型漏区、N型源区和P型区的上设有金属接触。其特征在于,所述浅槽隔离区包括间隔、对称排列的第一浅槽隔离区和第二浅槽隔离区,所述第二浅槽隔离区两端内缩且短于所述第一浅槽隔离区。本发明可以在击穿电压几乎不变的基础上,获得极低的导通电阻。

    一种低导通电阻功率半导体器件

    公开(公告)号:CN107910357A

    公开(公告)日:2018-04-13

    申请号:CN201711007210.3

    申请日:2017-10-24

    Applicant: 东南大学

    Abstract: 一种低导通电阻功率半导体器件,其特征在于,在P型体区内横向设有凹槽且所述凹槽向N型漂移区延伸、经过高压N型区后进入N型漂移区,最终止于浅槽隔离区的边界,在P型体区的表面以及凹槽的底部和侧壁依次注硼、注磷、生长二氧化硅层1和二氧化硅层2,并分别由此形成P型源区、N源型区,隔离氧化层和栅氧化层,在P型源区的表面及N型源区的一部分表面上设有源极金属接触,在栅氧化层的表面设有多晶硅栅极,所述多晶硅栅极的中间部分向下延伸至凹槽底部的栅氧化层的上表面,所述隔离氧化层将源极金属接触和多晶硅栅极隔开。本发明结构与传统的功率半导体器件相比,在保持较高的击穿电压的同时,能得到极低的导通电阻,并具有较高的可靠性。

    场效应管电容‑电压特性测试电路的串联电阻测定方法

    公开(公告)号:CN104698279B

    公开(公告)日:2017-10-10

    申请号:CN201510121313.7

    申请日:2015-03-19

    Applicant: 东南大学

    Abstract: 本发明公开了一种场效应晶体管电容‑电压特性测试电路中的串联电阻的计算测定方法,首先对金属氧化物半导体场效应晶体管进行不同频率下的电容‑电压特性测试;然后基于针对串联电阻效应的金属氧化物半导体场效应晶体管电容‑电压特性的修正模型,将数据带入模型中修正出实际电容‑电压曲线;最后将输入频率为时,某一扫描电压点对应的测试电容值和实际电容值带入串联电阻的公式,即可得到串联电阻的值。本发明计算方法中模型参数选取较灵活,可以选择积累区与耗尽区区间中的任意C‑V测试数据离散点计算串联电阻;也无需考虑电路中器件的结构参数,弥补了传统计算方法中对氧化层电容存在估算误差的缺陷,适用范围广泛。

    一种高击穿电压的N型纵向碳化硅金属氧化物半导体管

    公开(公告)号:CN103400860B

    公开(公告)日:2017-04-19

    申请号:CN201310365077.4

    申请日:2013-08-21

    Applicant: 东南大学

    Abstract: 一种高击穿电压的N型纵向碳化硅金属氧化物半导体管,包括N型衬底,在N型衬底的两端分别设有漏极金属和N型漂移区,在N型漂移区上设有P型基区层,在P型基区层设有按照阵列分布的N型源区和P型体接触区,在相邻N型源区之间设有N型漂移区突起,N型漂移区突起的边界延伸进入相应的击穿电压提高区域,所述击穿电压提高区域是由相邻四个N型源区的内侧边界延长线构成的矩形区域,在N型漂移区突起上设有栅氧化层,并且栅氧化层的边界向外延伸并止于N型源区的边界,在栅氧化层上设有多晶硅栅,在多晶硅栅及N型源区上设有场氧化层,在N型源区及P型体接触区连接有源极金属,在多晶硅栅的表面连接有栅极金属。

    一种高热载流子可靠性的横向绝缘栅双极型晶体管

    公开(公告)号:CN106298901A

    公开(公告)日:2017-01-04

    申请号:CN201610886226.5

    申请日:2016-10-10

    Applicant: 东南大学

    CPC classification number: H01L29/7393 H01L29/0619 H01L29/7394

    Abstract: 一种高热载流子可靠性的横向绝缘栅双极型晶体管,包括:P型衬底,在P型衬底上设有埋氧化层,在埋氧化层上设有N型外延层,在N型外延层的内部设有N型缓冲阱和P型体区,在N型缓冲阱内设有P型阳区,在P型体区中设有N型阴区和P型体接触区,在N型外延层的表面设有栅氧化层和场氧化层,在栅氧化层的表面设有多晶硅栅,在场氧化层的右上表面设有多晶硅,其特征在于P型阳区由成行排列的块状P型区构成,在N型缓冲区内设有浮空N型接触区,P型阳区设在浮空N型接触区内且每个块状P型区被浮空N型接触区三面包围;所述场氧化层的另一端向P型阳区延伸并止于所述浮空N型接触区。本发明能降低寄生PNP晶体管的发射效率,降低开态阶段和开关阶段的热载流子损伤,提高了器件的可靠性。

    一种具有低触发电压的静电放电保护器件

    公开(公告)号:CN105489602A

    公开(公告)日:2016-04-13

    申请号:CN201511017594.8

    申请日:2015-12-29

    Applicant: 东南大学

    CPC classification number: H01L27/0259

    Abstract: 一种具有低触发电压的静电放电保护器件,包括:P型衬底,在P型衬底上设有P型外延,在P型外延上设有N型漂移区,在N型漂移区内设有N型漏区、浅槽隔离区和第一场氧化层,在P型外延上还设有栅氧化层、N型源区、P型体区,在栅氧化层上设有多晶硅栅,在N型漏区、多晶硅栅、N型源区和P型体区的上表面分别设有穿通钝化层的漏极金属接触、栅极金属接触、源极金属接触和体区金属接触。其特征在于,在所述的N型源区和P型体区之间设有深槽隔离区和片状场氧化层构成的隔离且所述深槽隔离区与片状场氧化层呈间隔排布。本发明可以降低器件的触发电压,提高二次击穿电流,增强器件在ESD过程中的鲁棒性。

    一种快速瞬态响应buck同步整流DC-DC变换器

    公开(公告)号:CN103701321B

    公开(公告)日:2015-12-30

    申请号:CN201410003992.3

    申请日:2014-01-03

    Applicant: 东南大学

    Abstract: 一种快速瞬态响应buck同步整流DC-DC变换器,幅度受输入电压Vin控制的锯齿波发生电路的一个输出连接占空比信号产生电路,另一个输出端连接保持电路,占空比信号产生电路的输出连接功率管驱动电路,功率管驱动电路的输出连接功率管电路,功率管电路的输出连接输出滤波网络和电流采样电路,输出滤波网络的一个输出连接电流采样保持电路,另一个输出连接分压网络,电流采样电路的输出连接保持电路,分压网络的输出连接输出电压误差放大器电路,输出电压误差放大器电路及保持电路的输出分别连接误差放大电路,误差放大电路的输出连接占空比信号产生电路。

    一种高鲁棒性的P型对称横向双扩散场效应晶体管

    公开(公告)号:CN103280462B

    公开(公告)日:2015-12-02

    申请号:CN201310199860.8

    申请日:2013-05-27

    Applicant: 东南大学

    Abstract: 一种高鲁棒性的P型对称横向双扩散场效应晶体管,包括:P型衬底,在P型衬底上设有N型外延层,在N型外延层的内部设有P型漂移阱、P型缓冲阱和N型体接触区各两个,在P型缓冲阱内分别设有P型漏区和P型源区,在N型外延层的表面设有栅氧化层和场氧化层,在栅氧化层的表面设有多晶硅栅,在场氧化层、N型体接触区、P型源区、多晶硅栅和P型漏区的表面设有钝化层,其特征在于,在两个P型漂移阱上表面还各设有与低压P型阱共用一块光刻板,采用低能量离子注入形成的第一和第二浅P型阱,该区域有效地优化了表面电场分布,降低了最高晶格温度,提高了二次崩溃电流,增强了器件在ESD过程中的鲁棒性。

Patent Agency Ranking