-
公开(公告)号:CN111146200A
公开(公告)日:2020-05-12
申请号:CN201911064310.9
申请日:2019-11-01
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体存储器件包括:衬底;衬底上的第一有源图案;与第一有源图案的沟道区相交的栅电极;覆盖第一有源图案和栅电极的第一绝缘层;穿透第一绝缘层以便电连接到第一有源图案的第一源/漏区的接触部;以及第一绝缘层上的第二有源图案。第二有源图案的沟道区与接触部在竖直方向上重叠。
-
公开(公告)号:CN109309095A
公开(公告)日:2019-02-05
申请号:CN201810386727.6
申请日:2018-04-26
Applicant: 三星电子株式会社
Inventor: 朴玄睦
IPC: H01L27/11556 , H01L27/11524 , H01L27/1157 , H01L27/11582
Abstract: 一种三维半导体器件包括:衬底,具有单元阵列区域和接触区域;堆叠结构,包括在垂直方向上交替地堆叠在衬底上的多个电极和多个电极隔离绝缘层并在接触区域上具有阶梯式结构;垂直结构,在单元阵列区域中穿透堆叠结构,垂直结构的每个构成单元串;以及字线接触插塞,每个字线接触插塞在具有阶梯式结构的堆叠结构的梯面部分的每个的区域中穿透所述多个电极当中最上面的电极、连接到所穿透的最上面的电极下方的另一电极、并与所述穿透的最上面的电极电绝缘。
-
公开(公告)号:CN109300901A
公开(公告)日:2019-02-01
申请号:CN201810825306.9
申请日:2018-07-25
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11578 , H01L23/48 , H01L23/528
CPC classification number: H01L27/11582 , H01L27/1157 , H01L29/1037 , H01L29/4234 , H01L23/481 , H01L23/5283 , H01L27/11573 , H01L27/11578
Abstract: 垂直存储器件包括在第一方向上彼此间隔开的栅极电极。该栅极电极中的每一个沿第二方向延伸。绝缘图案在相邻栅极电极之间沿第二方向延伸。沟道结构沿第一方向延伸。沟道结构延伸穿过栅极电极结构的至少一部分和绝缘图案结构的至少一部分。栅极电极结构包括在衬底上沿第一方向顺序地堆叠的至少一个第一栅极电极和多个第二栅极电极。第一绝缘图案的下表面和上表面沿着第一方向远离衬底的上表面弯曲。连接第一绝缘图案的下表面和上表面的侧壁相对于衬底的上表面倾斜。
-
公开(公告)号:CN108461502A
公开(公告)日:2018-08-28
申请号:CN201810153746.4
申请日:2018-02-22
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157
Abstract: 本公开提供了三维半导体存储器件。一种三维半导体存储器件可以包括垂直地穿过三维半导体存储器件的单元阵列区域中的堆叠结构的上结构和下结构的垂直沟道结构。垂直沟道结构可以具有在垂直沟道结构中的上结构与下结构相遇的水平面处具有台阶轮廓的侧壁。垂直虚设结构可以在该三维半导体存储器件的连接区域中垂直地穿过由上结构和下结构限定的阶梯结构,并且垂直虚设结构可以具有在上结构与下结构相遇的水平面处具有平坦轮廓的侧壁。
-
公开(公告)号:CN107425004A
公开(公告)日:2017-12-01
申请号:CN201710223451.5
申请日:2017-04-07
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11521 , H01L27/11578 , H01L27/11568
CPC classification number: H01L27/11565 , H01L27/11575 , H01L27/11582 , H01L27/11551 , H01L27/11521 , H01L27/11568 , H01L27/11578
Abstract: 本发明提供一种垂直存储器件,该垂直存储器件包括在基板上的沟道、栅线和切割图案。沟道在基本上垂直于基板的上表面的第一方向上延伸。栅线在第一方向上彼此间隔开。每条栅线围绕沟道并在基本上平行于基板的上表面的第二方向上延伸。切割图案包括在第二方向上延伸并切割栅线的第一切割部分以及交叉第一切割部分并与第一切割部分合并的第二切割部分。
-
-
-
-