-
公开(公告)号：CN107207904A
公开(公告)日：2017-09-26
申请号：CN201680005151.3
申请日：2016-01-12
Applicant: 琳得科株式会社
IPC: C09D183/04 , B32B27/00 , C09K3/18
Abstract: 本发明提供一种防污性组合物，其包含具有特定结构的4官能的硅烷类化合物(A)、具有特定结构的3官能的硅烷类化合物(B)、以及选自钛系催化剂、铝系催化剂、锡系催化剂及锌系催化剂中的一种以上金属催化剂(C)，且所述防污性组合物满足下述关系式(1)。式(1)：1.5≤y≤2x+1〔上述式中，x表示式(b)表示的硅烷类化合物(B)中作为R2所选择的烷基的碳原子数，其表示4～22的数字。y表示硅烷类化合物(A)与硅烷类化合物(B)以摩尔比计的配合量比((A)/(B))。〕。
-
公开(公告)号：CN1168132C
公开(公告)日：2004-09-22
申请号：CN00135078.1
申请日：2000-11-30
Applicant: 琳得科株式会社
IPC: H01L21/78 , H01L21/304 , B24B7/22
CPC classification number: H01L21/6836 , H01L21/3043 , H01L21/78 , H01L24/27 , H01L24/29 , H01L24/743 , H01L24/83 , H01L2221/68327 , H01L2224/274 , H01L2224/2919 , H01L2224/743 , H01L2224/83191 , H01L2224/8385 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01027 , H01L2924/01033 , H01L2924/01045 , H01L2924/01074 , H01L2924/01075 , H01L2924/01082 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/10158 , H01L2924/10253 , H01L2924/12044 , H01L2924/14 , H01L2924/00 , H01L2924/3512
Abstract: 一种工艺：在带电路表面和背面的晶片中形成切割深度小于晶片厚度且从电路表面延伸的凹槽；表面保护层粘到电路表面后研磨背面，把晶片分成间隔的芯片；把包括基底和粘合层的切片/模片接合层粘到背面形成接触；剥离表面保护层暴露切片/模片接合层的粘合层；切割该粘合层；把粘有粘合层的芯片从切片/模片接合层的基底上分离；把这样的芯片接合到衬底上。可在极薄的芯片背面形成适量粘合层，避免芯片或封装断裂、开裂，提高生产率。
-
公开(公告)号：CN1340855A
公开(公告)日：2002-03-20
申请号：CN01131269.6
申请日：2001-08-31
Applicant: 琳得科株式会社
IPC: H01L21/78
CPC classification number: H01L21/6836 , H01L21/78 , H01L24/27 , H01L24/29 , H01L24/83 , H01L2221/68327 , H01L2224/274 , H01L2224/2919 , H01L2224/83191 , H01L2224/83855 , H01L2924/01004 , H01L2924/01006 , H01L2924/01027 , H01L2924/01033 , H01L2924/01039 , H01L2924/01045 , H01L2924/01074 , H01L2924/01075 , H01L2924/01082 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/10253 , H01L2924/00 , H01L2924/3512
Abstract: 本发明第一种制造半导体器件的方法包括下列步骤:提供具有给定厚度的晶片,该晶片具有一个有半导体电路的表面和一个背面;形成切割深度小于晶片厚度的凹槽,凹槽从晶片电路表面延伸;在晶片电路表面上粘合上一层表面保护片;研磨晶片背面来降低晶片的厚度,最终将晶片分成各个芯片,各芯片之间有间隔;在研磨后的晶片背面粘合上一层用于拾取步骤的压敏粘合剂片,用于拾取步骤的压敏粘合剂片包括一片基底和一层叠加在其上的可能量辐射固化的压敏粘合剂层;对可能量辐射固化的压敏粘合剂层进行能量辐照;从晶片的电路表面剥离除去表面保护片。
-
公开(公告)号：CN119948600A
公开(公告)日：2025-05-06
申请号：CN202380068125.5
申请日：2023-09-21
Applicant: 琳得科株式会社
IPC: H01L21/301 , B32B3/30 , B32B7/06 , B32B27/00 , B32B27/30 , C09J4/02 , C09J5/00 , C09J7/24 , C09J7/38 , C09J133/00 , C09J201/00 , H01L21/56 , H01L21/683
Abstract: 本发明在将具备表面具有凹凸的粘着层的元件转印用片材扩张时，使片材所固持的元件的间隔更大。一种元件转印用片材，其具备基材和表面具有凹凸的粘着层。基材100％伸长时的第一方向的拉伸应力高于与第一方向正交的第二方向的拉伸应力，第一方向的拉伸应力为12MPa以上，第二方向的拉伸应力为9MPa以上。
-
公开(公告)号：CN119856254A
公开(公告)日：2025-04-18
申请号：CN202380068056.8
申请日：2023-09-21
Applicant: 琳得科株式会社
IPC: H01L21/301 , C09J7/38 , H01L21/56 , H01L21/683
Abstract: 本发明提供一种在制造电子零件或半导体装置时，用于使处理后的元件容易卸除而提高生产率的新方法。在粘着层所具有的凹凸表面，粘贴用于制造电子零件或半导体装置的被处理物。通过对粘着层上的所述被处理物进行处理，而获得处理结果物。将处理结果物从所述粘着层卸除。
-
Patent Agency Ranking
公开(公告)号：CN108475670B
公开(公告)日：2022-05-03
申请号：CN201780004485.3
申请日：2017-02-13
Applicant: 琳得科株式会社
IPC: H01L25/065 , C09J11/04 , C09J11/08 , C09J201/00 , H01L25/07 , H01L25/18
Abstract: 本发明提供一种三维集成层叠电路制造用片1，其介于具有贯通电极的多个半导体芯片之间，其用于将所述多个半导体芯片相互粘合并制成三维集成层叠电路，所述三维集成层叠电路制造用片1至少具备固化性的粘合剂层13，构成粘合剂层13的材料固化前的在90℃下的熔融粘度为1.0×100～5.0×105Pa·s，固化物在0～130℃下的平均线膨胀系数为45ppm以下。该三维集成层叠电路制造用片1能够制造半导体芯片之间的连接电阻不易变化、具有高可靠性的三维集成层叠电路。
-
公开(公告)号：CN110800092A
公开(公告)日：2020-02-14
申请号：CN201780092553.6
申请日：2017-08-04
Applicant: 琳得科株式会社
Abstract: 本发明提供一种半导体装置的制造方法，其包括：电子零件载置工序，其中，在具备粘着片(12)与固化性的第一树脂组合物层(11)的层叠片(1)上载置电子零件(2)；层叠工序，其中，层叠具备固化性的第二树脂组合物层(3)的密封片；固化工序，其中，得到具备第一树脂组合物层(11)固化而成的第一固化层(11’)、第二树脂组合物层(3)固化而成的第二固化层(3’)、及通过第一固化层(11’)及第二固化层(3’)而密封的上述电子零件(2)，同时剥离粘着片(12)而成的密封体(4)；孔形成工序，其中，形成孔(5)；去胶渣工序，其中，对密封体(4)进行去胶渣处理；及电极形成工序，其中，形成电极(6)。该半导体装置的制造方法使半导体装置的高集成化及高功能化成为可能，同时也可适用于高效率且高成品率的方法。
-
公开(公告)号：CN110800091A
公开(公告)日：2020-02-14
申请号：CN201780092547.0
申请日：2017-08-04
Applicant: 琳得科株式会社
Abstract: 本发明提供一种半导体装置的制造方法，其包括：电子零件载置工序，其中，在粘着片(1)上载置电子零件(2)；第一层叠工序，其中，层叠具备固化性的第一树脂组合物层(3)的第一密封片；剥离工序，其中，将粘着片(1)剥离；第二层叠工序，其中，层叠具备固化性的第二树脂组合物层(4)的第二密封片；固化工序，其中，得到具备第一树脂组合物层(3)固化而成的第一固化层(3’)、第二树脂组合物层(4)固化而成的第二固化层(4’)、及通过第一固化层(3’)及第二固化层(4’)而密封的电子零件(2)的密封体(5)；孔形成工序，其中，形成孔(6)；去胶渣工序，其中，对密封体(5)进行去胶渣处理；及电极形成工序，其中，形成电极(7)。该半导体装置的制造方法使半导体装置的高集成化及高功能化成为可能，同时也可适用于高效率且高成品率的方法。
-
公开(公告)号：CN110628349A
公开(公告)日：2019-12-31
申请号：CN201911034334.X
申请日：2016-09-01
Applicant: 琳得科株式会社
IPC: C09J7/25 , C09J7/50 , C09J133/08 , C09D163/00 , C09D167/00
Abstract: 本发明涉及一种粘合片(10)，其是在对粘合片上的半导体元件进行密封时使用的，该粘合片(10)具有：基材(11)、包含粘合剂的粘合剂层(12)、以及设置于基材(11)和粘合剂层(12)之间的低聚物密封层(13)。
-
公开(公告)号：CN110536796A
公开(公告)日：2019-12-03
申请号：CN201880026660.3
申请日：2018-08-06
Applicant: 琳得科株式会社
Abstract: 本发明提供一种树脂片(1)，其用于绝缘膜的形成，所述树脂片(1)具备第一支撑片(11)及固化性树脂组合物层(10)，树脂组合物层(10)由含有热固性树脂及无机微粒的树脂组合物形成，所述无机微粒的含量为50质量％以上90质量％以下，第一支撑片(11)具备支撑基材(111)及粘着剂层(112)，所述树脂组合物层层叠在第一支撑片(11)的粘着剂层(112)侧的面上。根据该树脂片(1)，即便在树脂组合物层表面的粘性较小时，在树脂组合物层与支撑片的界面也不容易产生浮起，且即便在使用于在树脂组合物层的热固化后、将支撑片从所形成的固化层上剥离的半导体装置的制造方法时，也容易将支撑片从该固化层上剥离。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.026 seconds)
