公开(公告)号：CN107958936A

公开(公告)日：2018-04-24

申请号：CN201710119656.9

申请日：2017-03-02

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  郑永均 ,  周洛龙 ,  朴正熙 ,  李钟锡

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L21/26506 ,  H01L21/30604 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/1033

Abstract: 本发明涉及半导体器件以及用于制造半导体器件的方法。一种半导体器件包括n+型碳化硅基板、n-型层、n型层、多个沟槽、p型区域、n+型区域、栅极绝缘膜、栅电极、源电极、漏电极和沟道。多个沟槽被布置为平面矩阵形状。n+型区域被布置为具有开口的平面网格类型、围绕沟槽中的每一个、并且在平面对角线方向上彼此相邻的沟槽之间与源电极接触。p型区域被布置在平面网格类型的n+型区域的开口中。

公开(公告)号：CN107026203A

公开(公告)日：2017-08-08

申请号：CN201610983600.3

申请日：2016-11-09

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  郑永均 ,  周洛龙 ,  朴正熙 ,  李钟锡

IPC: H01L29/78 ,  H01L21/04

CPC classification number: H01L29/0847 ,  H01L29/0619 ,  H01L29/0684 ,  H01L29/1608 ,  H01L29/78 ,  H01L29/7828 ,  H01L29/7827 ,  H01L21/0445 ,  H01L29/66068

Abstract: 本公开涉及半导体器件及其制造方法。一种半导体器件包括：第一n‑型层和第二n‑型层，顺次布置在n+型碳化硅基板的第一表面上；第一沟槽和第二沟槽，布置在第二n‑型层处并且彼此分隔开；p型区域，围绕第一沟槽的侧表面和下表面；n+型区域，布置在p型区域和第二n‑型层上；栅极绝缘层，布置在第二沟槽中；栅电极，布置在栅极绝缘层上；氧化层，布置在栅电极上；源电极，布置在氧化层和n+型区域上且布置在第一沟槽中；以及漏极，布置在n+型碳化硅基板的第二表面处。

公开(公告)号：CN105702731A

公开(公告)日：2016-06-22

申请号：CN201510711838.6

申请日：2015-10-28

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  李钟锡 ,  朴正熙 ,  洪坰国 ,  郑永均

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66719 ,  H01L29/7827 ,  H01L29/1033 ,  H01L29/41741 ,  H01L29/66484 ,  H01L29/66666

Abstract: 本发明概念涉及半导体器件，且更具体地，涉及能够通过减少阻抗来提高电流量的半导体器件，以及制造所述半导体器件的方法。半导体器件包括置于n+型碳化硅衬底的第一表面上的n-型外延层；置于所述n-型外延层上的n+型区；置于所述n-型外延层和所述n+型区中的第一沟槽和第二沟槽；分别置于所述第一沟槽和第二沟槽内部的第一栅极绝缘层和第二栅极绝缘层；分别置于所述第一栅极绝缘层和第二栅极绝缘层上的第一栅极和第二栅极；置于所述第一沟槽和第二沟槽中一者的两侧的p-型区；置于所述第一栅极和第二栅极上的氧化膜；置于所述n+型区和所述氧化膜上的源极；以及置于所述n+型碳化硅衬底的第二表面上的漏极，其中在所述第一沟槽的两侧上设置有第一沟道，并且在所述第二沟槽的两侧上设置有第二沟道。

公开(公告)号：CN104752522A

公开(公告)日：2015-07-01

申请号：CN201410484433.9

申请日：2014-09-19

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  洪坰国 ,  李钟锡 ,  朴正熙 ,  郑永均

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L29/872 ,  H01L21/046 ,  H01L21/0495 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/6606

Abstract: 本发明涉及一种肖特基势垒二极管及其制造方法，该肖特基势垒二极管包括：n-型外延层，布置在n+型碳化硅基板的第一表面上；第一p+区，布置在n-型外延层上；n型外延层，布置在n-型外延层和第一p+区上；第二p+区，布置在n型外延层上，并且与第一p+区相接触；肖特基电极，布置在n型外延层和第二p+区上；以及欧姆电极，布置在n+碳化硅基板的第二表面上，其中第一p+区具有栅格形状，其包括多个垂直部以及将各个垂直部的两端彼此连接的水平部，垂直部包括多个具有类六边形的第一部、多个连接各个第一部的第二部、以及多个连接第一部和水平部的第三部，并且第二部和第三部被定形为类杆状。

公开(公告)号：CN103811350A

公开(公告)日：2014-05-21

申请号：CN201310018246.7

申请日：2013-01-17

Applicant: 现代自动车株式会社

Inventor： 郑永均 ,  洪坰国 ,  李钟锡 ,  千大焕

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L29/1608 ,  H01L21/0475 ,  H01L21/049 ,  H01L29/42356 ,  H01L29/7827

Abstract: 一种半导体器件及其制造方法。一种制造半导体器件的方法，包括：在n+型碳化硅衬底的第一表面上顺序地形成n-型外延层、p型外延层和第一n+区域；以及穿过所述第一n+区域和所述p型外延层形成沟道；其中，所述沟道的形成包括：在所述第一n+区域上形成感光层图形；通过应用所述感光层图形作为掩模来蚀刻所述第一n+区域和所述p型外延层；在移除所述感光层图形之后，通过在所述第一n+区域上应用非晶碳来形成缓冲层；通过蚀刻所述缓冲层以形成缓冲层图形；应用所述缓冲层图形作为掩模来蚀刻；各向同性地蚀刻以形成所述沟道的第二部分；以及移除所述缓冲层图形。

公开(公告)号：CN110444606B

公开(公告)日：2025-04-04

申请号：CN201811333707.9

申请日：2018-11-09

Applicant: 现代自动车株式会社 ,  起亚自动车株式会社

Inventor： 千大焕 ,  周洛龙

IPC: H10D8/60 ,  H10D62/10 ,  H10D8/01

Abstract: 本发明涉及半导体装置及其制造方法。半导体装置可以包括：n型层、p+型区域、p‑型区域、第一电极和第二电极，所述n型层设置在衬底的第一表面上；所述p+型区域设置在衬底的第一表面上；所述p‑型区域设置在n型层的顶表面上；所述第一电极设置在p+型区域上和p‑型区域上；所述第二电极设置在衬底的第二表面上；其中，p+型区域的侧表面和n型层的侧表面接触，并且p+型区域的厚度与n型层的厚度和p‑型区域的厚度相同。

公开(公告)号：CN109962110B

公开(公告)日：2023-04-25

申请号：CN201810593548.X

申请日：2018-06-11

Applicant: 现代自动车株式会社 ,  起亚自动车株式会社

Inventor： 千大焕

IPC: H01L29/78 ,  H01L29/10

Abstract: 本公开提供一种半导体器件，包括衬底、n‑型层、n+型区域、p型区域、p+型区域、栅极绝缘层、栅电极、源电极以及漏电极，其中，在平面图中，n+型区域设置在n‑型层的左侧和右侧，并且在平面图中配置为形成带状图案，其中，在平面图中，p+型区域设置在n+型区域的外表面上，并且在平面图中配置为形成带状图案，其中，在平面图中，在n+型区域的内表面上设置有p型区域，并且p型区域在平面图中沿n+型区域的长度方向以预定间隔分离。

公开(公告)号：CN106876390B

公开(公告)日：2021-11-16

申请号：CN201610561758.1

申请日：2016-07-15

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  郑永均 ,  周洛龙 ,  朴正熙 ,  李钟锡

IPC: H01L27/06 ,  H01L21/8222

Abstract: 本发明提供一种半导体器件。该器件包括具有设置在n+型碳化硅衬底的第一表面中的沟槽的n‑型层。n+型区和第一p型区设置在n‑型层和沟槽的侧面处。多个第二p型区设置在n‑型层处并与第一p型区隔开。栅极包括分别设置在沟槽处的第一栅极和从第一栅极延伸的多个第二栅极。源极设置在栅极上并与其绝缘。漏极设置在n+型碳化硅衬底的第二表面上。源极接触彼此隔开的多个第二p型区，在第二p型区中设置有n‑型层。

公开(公告)号：CN107579121B

公开(公告)日：2021-05-28

申请号：CN201611149881.9

申请日：2016-12-13

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  郑永均 ,  周洛龙 ,  朴正熙 ,  李钟锡

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

Abstract: 本公开提供了肖特基势垒二极管及其制造方法。根据本公开示范性实施方式的肖特基势垒二极管包括：设置在n+型碳化硅基底的第一表面上的n‑型层；设置在n‑型层上的p+型区域和p型区域，p+型区域和p型区域相互分离；设置在n‑型层、p+型区域和p型区域上的阳极；以及设置在n+型碳化硅基底的第二表面上的阴极，其中p型区域有多个，在平面上具有六角形形状，并且以矩阵形状设置，以及设置在p+型区域和p型区域之间的n‑型层在平面上具有六角形形状而且围绕p型区域。

公开(公告)号：CN107026203B

公开(公告)日：2021-05-04

申请号：CN201610983600.3

申请日：2016-11-09

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  郑永均 ,  周洛龙 ,  朴正熙 ,  李钟锡

IPC: H01L29/78 ,  H01L21/04

Abstract: 本公开涉及半导体器件及其制造方法。一种半导体器件包括：第一n‑型层和第二n‑型层，顺次布置在n+型碳化硅基板的第一表面上；第一沟槽和第二沟槽，布置在第二n‑型层处并且彼此分隔开；p型区域，围绕第一沟槽的侧表面和下表面；n+型区域，布置在p型区域和第二n‑型层上；栅极绝缘层，布置在第二沟槽中；栅电极，布置在栅极绝缘层上；氧化层，布置在栅电极上；源电极，布置在氧化层和n+型区域上且布置在第一沟槽中；以及漏极，布置在n+型碳化硅基板的第二表面处。