-
公开(公告)号：CN102385538B
公开(公告)日：2014-10-15
申请号：CN201110252163.5
申请日：2008-07-17
Applicant: 株式会社东芝
IPC: G06F11/10
CPC classification number: H03M13/2906 , G06F11/10 , G06F11/1004 , G06F11/1008 , G06F11/1068 , G06F13/1673 , G06F13/4068 , G11C29/52 , H03M13/03 , H03M13/29 , H03M13/35 , H03M13/6561 , Y02D10/14 , Y02D10/151
Abstract: 本发明公开了一种半导体存储器件及其控制方法，该半导体存储器件包括：半导体存储器，被配置为非易失性地存储多个检测码、多个第一校正码、第二校正码以及第二数据块，第一数据块中的每一个包含数据项之一和相应的检测码，第二数据块包括第一数据块；第一校正器，被配置为使用第一校正码来校正第一数据块中的错误；检测器，被配置为使用所述检测码来检测由第一校正器校正的数据项中的错误，并产生表示在每个已校正的数据项中存在/不存在错误的第一错误信息；和第二校正器，被配置为使用第一错误信息和第二校正码，来校正已校正的数据项当中包括错误的若干个数据项中的错误，其中，第二校正码的纠错能力高于第一校正码的纠错能力。
-
公开(公告)号：CN102194527B
公开(公告)日：2014-06-04
申请号：CN201110049304.3
申请日：2011-03-01
Applicant: 株式会社东芝
IPC: G11C29/44
CPC classification number: G06F11/1048
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括具有其中写入数据的可写存储区域的多个半导体存储器芯片。所述数据具有一个或多个第一数据的段，并且一个或多个所述第一数据的段包括第二数据。所述装置包括：确定单元，确定所述第一数据被写入的预定数目或更少的半导体存储器芯片；写控制器，将所述第一数据和冗余信息写入确定的半导体存储器芯片中的所述可写存储区域中，所述冗余信息是从所述第二数据计算出的且被用于校正所述第二数据中的错误；以及存储单元，在其中存储彼此相关联的识别信息和区域指定信息。所述识别信息使所述第二数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的包括在所述第二数据中的所述第一数据和所述冗余信息被写入的存储区域。
-
公开(公告)号：CN102201266B
公开(公告)日：2014-04-23
申请号：CN201110049300.5
申请日：2011-03-01
Applicant: 株式会社东芝
Inventor： 菅野伸一
IPC: G11C29/44
CPC classification number: G06F11/1068 , G06F11/1012 , G06F11/1072 , G06F11/1076 , G11C16/10 , G11C29/52 , G11C2029/0411 , H03M13/1515 , H03M13/29 , H03M13/2906
Abstract: 本发明涉及半导体存储器装置。从原始数据产生CRC码，针对该原始数据和该CRC码产生BCH码，并将该原始数据、该CRC码和该BCH码记录在从多个存储器芯片的不同的面中选择的页中。从该原始数据横跨页而产生RS码，针对该RS码产生CRC码，针对该RS码和该CRC码产生BCH码，并将该RS码、该CRC码和该BCH码记录在与包括该原始数据的存储器芯片不同的存储器芯片中。当读取数据时，通过使用该BCH码对所述原始数据进行错误校正，然后计算CRC。如果错误数目为通过使用RS码的擦除校正可校正的错误数目，通过该擦除校正来校正所述原始数据。如果错误数目超过RS码的擦除校正能力，则进行使用所述RS码的正常错误校正，并进一步进行使用BCH码的错误校正。
-
公开(公告)号：CN102201266A
公开(公告)日：2011-09-28
申请号：CN201110049300.5
申请日：2011-03-01
Applicant: 株式会社东芝
Inventor： 菅野伸一
IPC: G11C29/44
CPC classification number: G06F11/1068 , G06F11/1012 , G06F11/1072 , G06F11/1076 , G11C16/10 , G11C29/52 , G11C2029/0411 , H03M13/1515 , H03M13/29 , H03M13/2906
Abstract: 本发明涉及半导体存储器装置。从原始数据产生CRC码，针对该原始数据和该CRC码产生BCH码，并将该原始数据、该CRC码和该BCH码记录在从多个存储器芯片的不同的面中选择的页中。从该原始数据横跨页而产生RS码，针对该RS码产生CRC码，针对该RS码和该CRC码产生BCH码，并将该RS码、该CRC码和该BCH码记录在与包括该原始数据的存储器芯片不同的存储器芯片中。当读取数据时，通过使用该BCH码对所述原始数据进行错误校正，然后计算CRC。如果错误数目为通过使用RS码的擦除校正可校正的错误数目，通过该擦除校正来校正所述原始数据。如果错误数目超过RS码的擦除校正能力，则进行使用所述RS码的正常错误校正，并进一步进行使用BCH码的错误校正。
-
公开(公告)号：CN102194527A
公开(公告)日：2011-09-21
申请号：CN201110049304.3
申请日：2011-03-01
Applicant: 株式会社东芝
IPC: G11C29/44
CPC classification number: G06F11/1048
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括具有其中写入数据的可写存储区域的多个半导体存储器芯片。所述数据具有一个或多个第一数据的段，并且一个或多个所述第一数据的段包括第二数据。所述装置包括：确定单元，确定所述第一数据被写入的预定数目或更少的半导体存储器芯片；写控制器，将所述第一数据和冗余信息写入确定的半导体存储器芯片中的所述可写存储区域中，所述冗余信息是从所述第二数据计算出的且被用于校正所述第二数据中的错误；以及存储单元，在其中存储彼此相关联的识别信息和区域指定信息。所述识别信息使所述第二数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的包括在所述第二数据中的所述第一数据和所述冗余信息被写入的存储区域。
-
Patent Agency Ranking
公开(公告)号：CN101622604A
公开(公告)日：2010-01-06
申请号：CN200880006724.X
申请日：2008-07-17
Applicant: 株式会社东芝
Inventor： 菅野伸一
IPC: G06F11/10
CPC classification number: G06F11/1068
Abstract: 一种半导体存储器件包括临时存储电路，被配置为接收多个数据项，并且将数据项存储在行和列内，检测码产生器，被配置为分别产生用于检测数据项中的错误的第一检测码，第一校正码产生器，被配置为分别产生用于校正相应于列的第一数据块中的错误的第一校正码，每个第一数据块包含布置在所述列中的相应一列中的若干数据项，和第二校正码产生器，被配置为分别产生用于校正与所述行相对应的第二数据块中的错误的第二校正码，每个第二数据块包含布置在所述行中的相应一行中的若干数据项。
-
公开(公告)号：CN100576346C
公开(公告)日：2009-12-30
申请号：CN200610142989.5
申请日：2006-10-26
Applicant: 株式会社东芝
Inventor： 菅野伸一
CPC classification number: G11C11/56 , G06F11/1072
Abstract: 一种再生装置，包括：存储部件，包括多个存储器件，每个存储器件都能够保持电荷，每个存储器件指示2位代码，所述2位代码互相关联，使得毗邻代码之间的海明距离在由电荷量与三个阈值相比所确定的四个区间中为1，所述三个阈值的最小值或最大值为固定值；读取部件，使用与每个存储器件相应的三个阈值读取在每个存储器件中保持的电荷量所表示的每个2位代码；误差检测器，检测包括读出的2位代码的右位的第一位串或者包括读出的2位代码的左位的第二位串是否有误差；和阈值改变部件，当检测到误差时，改变不同于固定的阈值的与具有误差的位串相应的阈值，以确保正确的位串。
-
公开(公告)号：CN1700601A
公开(公告)日：2005-11-23
申请号：CN200510072637.2
申请日：2005-05-17
Applicant: 株式会社东芝
IPC: H03K19/173
CPC classification number: G06F1/3203 , G06F1/08 , G06F1/324 , G06F1/3296 , Y02D10/126 , Y02D10/172
Abstract: 可编程逻辑电路是基于电路数据的可变电路组件。电路数据存储器存储多个电路数据和性能要求。特性数据存储器存储每个可编程逻辑电路的特性数据。控制单元计算多个可编程逻辑电路的最小电压以执行基于性能要求的多个电路数据，并有选择地将多个电路数据分配给多个可编程逻辑电路以便使分配给每个可编程逻辑电路的电路数据的性能要求落在最小电压下可编程逻辑电路的工作范围之内。提供单元为多个可编程逻辑电路提供最小电压。
-
公开(公告)号：CN1194309C
公开(公告)日：2005-03-23
申请号：CN02143514.6
申请日：2002-09-27
Applicant: 株式会社东芝
CPC classification number: H04L63/101 , H04L63/1441 , H04L63/1458 , H04L69/16 , H04L69/161 , H04L69/163
Abstract: 一种服务器计算机保护的装置，包括：访问请求接收单元，用于接收由客户计算机传送给服务器计算机的访问请求，并确立与所述客户计算机之间的连接，同时接收访问请求中来自客户计算机的最初的数据请求；访问请求检验单元，用于检验对于每个所述访问请求，是否接收到了最初的数据请求；访问请求计量单元，用于计算没有接收到最初的数据请求的访问请求的数量；以及访问请求传递单元，用于在接收到最初的数据请求时，将包含该数据请求的一系列访问请求传递给所述服务器计算机；所述访问请求接收单元在接收到新的访问请求时，如果所述访问请求数超过规定的值时，便将还没有从所述客户计算机接收到最初的数据请求的访问请求中的某一个废弃。
-
公开(公告)号：CN1517869A
公开(公告)日：2004-08-04
申请号：CN200410002072.6
申请日：2004-01-09
Applicant: 株式会社东芝
IPC: G06F9/46
CPC classification number: G06F9/3012 , G06F9/30123 , G06F9/30134 , G06F9/383 , G06F9/3836 , G06F9/3851
Abstract: 本发明相关的处理器具备以下部件：数据处理部件将对某数据时间分割为至少一个以上的处理作为执行单位，对每个该执行单位执行处理；第1存储部件针对预先决定的执行单位存储在该执行单位的处理中使用的数据；第2存储部件存储使用从第1存储部件取得的数据进行了该执行单位的处理后的处理结果，同时在有使用该存储的处理结果的其他执行单位的情况下，存储在该其他执行单位的处理中使用的数据；执行单位判断部件判断第1存储部件是否保持了用于执行单位的处理的数据、以及第2存储部件是否具有存储执行单位的处理结果的空区域；执行单位决定部件根据执行单位判断部件的判断结果，从多个执行单位中决定下一个应该启动的执行单位。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.062 seconds)
