-
公开(公告)号：CN101622608B
公开(公告)日：2016-04-20
申请号：CN200880006535.2
申请日：2008-09-08
Applicant: 株式会社东芝
CPC classification number: G06F3/0604 , G06F3/0616 , G06F3/0619 , G06F3/064 , G06F3/0647 , G06F3/0652 , G06F3/0659 , G06F3/0679 , G06F3/0685 , G06F12/0246 , G06F2212/1036 , G06F2212/7202 , G06F2212/7205 , G06F2212/7211
Abstract: 一种存储器系统，包括：非易失性存储器，其包括作为数据擦除单元的多个块；测量单元，其测量每个块的数据被擦除的擦除时间；以及块控制器，其将至少从外部提供的数据写入被设置为空闲状态且擦除时间最老的第一个块。
-
公开(公告)号：CN104657280A
公开(公告)日：2015-05-27
申请号：CN201510043409.6
申请日：2008-09-08
Applicant: 株式会社东芝
IPC: G06F12/02
CPC classification number: G06F3/0604 , G06F3/0616 , G06F3/0619 , G06F3/064 , G06F3/0647 , G06F3/0652 , G06F3/0659 , G06F3/0679 , G06F3/0685 , G06F12/0246 , G06F2212/1036 , G06F2212/7202 , G06F2212/7205 , G06F2212/7211
Abstract: 本公开提供了一种存储器系统，包括：非易失性存储器，包括作为数据擦除单元的多个块；测量单元，其测量每个块的数据被擦除的擦除时间；块控制器，其具有块表，该块表指示对于每个块的状态值与擦除时间之间的对应关系，其中状态值指示空闲状态和使用中状态中的一个；第一选择器，其基于块表的信息，在从擦除时间最老的块开始的被设置为使用中状态的预设数量的块中选择擦除计数最小的第一个块；第二选择器，其基于块表的信息，在从擦除时间最老的块开始的被设置为空闲状态的预设数量的块中，选择擦除计数最大的第二个块；以及均化单元，其计算第一个块与第二个块的擦除计数之间的差，并在差超过阈值时将第一个块的数据移动到第二个块中。
-
公开(公告)号：CN101840307B
公开(公告)日：2013-06-12
申请号：CN200910172876.3
申请日：2009-09-07
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F2212/7207 , G06F2212/7209
Abstract: 本发明涉及控制器和存储器系统。一种控制器(10；110)包括：用于转译表的存储器(32)，该转译表表明闪速存储器(11)中的逻辑地址和物理地址的彼此相对应；存储FAT信息和FAT信息标识符的另一存储器(34)，该FAT信息指示在每一个块中包含的每一个页中所存储的数据的状态，每一个FAT信息标识符识别这样的页所属于的块，这些页中的每一个都在其中存储有处于由FAT信息所指示的状态的数据，同时FAT信息和FAT信息标识符保持彼此对应；用于块管理表的又一存储器(36)，该块管理示出块标识符、使用状态判断信息以及FAT信息标识符且保持它们彼此相对应，其中使用状态判断信息指示对应的块为已使用/未使用，FAT信息标识符与通过使用状态判断信息指示为已使用的所有块相对应；以及控制器控制单元(28；128)，其通过使用转译表、FAT信息以及块管理表来管理在闪速存储器(11)中存储的数据。
-
公开(公告)号：CN101622604B
公开(公告)日：2012-05-30
申请号：CN200880006724.X
申请日：2008-07-17
Applicant: 株式会社东芝
Inventor： 菅野伸一
IPC: G06F11/10
CPC classification number: G06F11/1068
Abstract: 一种半导体存储器件包括临时存储电路，被配置为接收多个数据项，并且将数据项存储在行和列内，检测码产生器，被配置为分别产生用于检测数据项中的错误的第一检测码，第一校正码产生器，被配置为分别产生用于校正相应于列的第一数据块中的错误的第一校正码，每个第一数据块包含布置在所述列中的相应一列中的若干数据项，和第二校正码产生器，被配置为分别产生用于校正与所述行相对应的第二数据块中的错误的第二校正码，每个第二数据块包含布置在所述行中的相应一行中的若干数据项。
-
公开(公告)号：CN102436353A
公开(公告)日：2012-05-02
申请号：CN201110254447.8
申请日：2011-08-31
Applicant: 株式会社东芝
IPC: G06F3/06
CPC classification number: G06F12/0246 , G06F12/1009 , G06F2212/7201 , G06F2212/7205
Abstract: 本发明涉及半导体存储器控制装置。根据一个实施例，在信息处理器请求时，半导体存储控制器将预定单位的数据段写入在半导体芯片的存储区内的擦除区域中的没有数据被写入的存储位置中。第三表以及作为其子集的第二表包括各自指示所述半导体芯片内的每个数据段的存储位置的物理地址。第一表包括指定第二表表目的信息或指定第三表表目的信息。所述半导体存储控制器将所述第一和第二表记录到易失性存储器中，或者将所述第一表记录到易失性存储器中且将所述第三表记录到非易失性存储器中。
-
Patent Agency Ranking
公开(公告)号：CN102163179A
公开(公告)日：2011-08-24
申请号：CN201110038959.0
申请日：2011-02-16
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F2212/7205
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置根据日志结构方法进行以下写入：响应于来自主机的写入具有特定的逻辑块地址的数据的请求而将数据写入半导体存储器元件，以及为了压缩而将有效数据写入所述半导体存储器元件。所述半导体存储器装置根据预定的比率调整响应于来自所述主机的请求的写入的频率和用于压缩的写入的频率。
-
公开(公告)号：CN101681313A
公开(公告)日：2010-03-24
申请号：CN200980000132.1
申请日：2009-02-10
Applicant: 株式会社东芝
CPC classification number: G06F11/1451 , G06F11/1471 , G06F12/0246 , G06F12/06 , G06F2212/7207 , G11C7/20 , G11C11/5628 , G11C16/0483 , G11C16/10 , G11C16/105
Abstract: 一种存储器系统包括易失性第一存储单元、非易失性第二存储单元、和控制器。该控制器执行数据传输，将包括存储在第二存储单元的数据的存储位置的管理信息存储在第一存储单元，并且在更新管理信息的同时，执行数据管理。第二存储单元具有管理信息存储区，用于存储管理信息存储信息，其包括最新状态的管理信息以及管理信息的位置信息。存储位置信息在存储器系统的启动操作期间通过控制器来读取，并包括表示在管理信息存储区中最新状态的管理信息的存储位置的第二指针以及表示第二指针的存储位置的第一指针。第一指针存储在第二存储单元的固定区中，第二指针存储在第二存储单元中不包括固定区的区域中。
-
公开(公告)号：CN101652762A
公开(公告)日：2010-02-17
申请号：CN200880006649.7
申请日：2008-09-08
Applicant: 株式会社东芝
IPC: G06F12/16
CPC classification number: G11C16/349 , G06F11/1068 , G06F12/0246 , G06F2212/7211 , G11C16/16 , G11C29/76
Abstract: 一种存储器系统包括：非易失性存储器，包含多个块作为数据擦除单位；测量单元，用来测量每个块中的数据被擦除时的擦除时间；块控制器，它具有块表，该表将每个块的指示自由状态和使用状态之一的状态值与其所述擦除时间联系起来；探测器，用来探测在短时间内共同地进行了重写的块；第一选择器，基于所述块表中的信息选择具有较早擦除时间的自由块作为第一块；第二选择器，基于所述块表中的信息选择具有较早擦除时间的使用中的块作为第二块；以及均衡单元，用来在所述第一块包含在由所述探测器所探测到的块中时将所述第二块中的数据移动到所述第一块中。
-
公开(公告)号：CN101622603A
公开(公告)日：2010-01-06
申请号：CN200880006654.8
申请日：2008-07-17
Applicant: 株式会社东芝
IPC: G06F11/10
CPC classification number: H03M13/2906 , G06F11/10 , G06F11/1004 , G06F11/1008 , G06F11/1068 , G06F13/1673 , G06F13/4068 , G11C29/52 , H03M13/03 , H03M13/29 , H03M13/35 , H03M13/6561 , Y02D10/14 , Y02D10/151
Abstract: 一种半导体存储器件包括：多个检测码产生器，被配置为分别产生多个检测码以检测多个数据项中的错误；多个第一校正码产生器，被配置为分别产生多个第一校正码以校正多个第一数据块中的错误，第一数据块中的每一个包括数据项和相应的检测码之一；第二校正码产生器，被配置为产生第二校正码以校正第二数据块中的错误，第二数据块包括第一数据块；和半导体存储器，被配置为非易失性地存储第二数据块、第一校正码和第二校正码。
-
公开(公告)号：CN100426245C
公开(公告)日：2008-10-15
申请号：CN200610071563.5
申请日：2006-03-30
Applicant: 株式会社东芝
Inventor： 菅野伸一
CPC classification number: G11B20/1833 , G11B20/18 , G11B27/36
Abstract: 存储介质再现设备，包括存储单元、纠正历史存储单元、纠正历史实现单元和纠正单元。存储单元包括根据电荷量是否大于预定电荷量阈值而存储信息的多个信息存储单元，以及为存储在多个信息存储单元中的信息存储纠错码的纠错码存储单元。纠正历史存储单元存储包含用于使用纠错码纠正的信息存储单元的识别信息以及纠正内容的纠正历史。当从信息存储单元中读出信息时，纠正历史实现单元按照纠正内容纠正信息。纠正单元使用纠错码对纠正的信息实施纠正操作，并且记录纠正的信息存储单元的纠正历史。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.06 seconds)
