-
公开(公告)号：CN101681313A
公开(公告)日：2010-03-24
申请号：CN200980000132.1
申请日：2009-02-10
Applicant: 株式会社东芝
CPC classification number: G06F11/1451 , G06F11/1471 , G06F12/0246 , G06F12/06 , G06F2212/7207 , G11C7/20 , G11C11/5628 , G11C16/0483 , G11C16/10 , G11C16/105
Abstract: 一种存储器系统包括易失性第一存储单元、非易失性第二存储单元、和控制器。该控制器执行数据传输，将包括存储在第二存储单元的数据的存储位置的管理信息存储在第一存储单元，并且在更新管理信息的同时，执行数据管理。第二存储单元具有管理信息存储区，用于存储管理信息存储信息，其包括最新状态的管理信息以及管理信息的位置信息。存储位置信息在存储器系统的启动操作期间通过控制器来读取，并包括表示在管理信息存储区中最新状态的管理信息的存储位置的第二指针以及表示第二指针的存储位置的第一指针。第一指针存储在第二存储单元的固定区中，第二指针存储在第二存储单元中不包括固定区的区域中。
-
公开(公告)号：CN101641680A
公开(公告)日：2010-02-03
申请号：CN200880006501.3
申请日：2008-09-22
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F12/0804 , G06F12/0866 , G06F12/0897 , G06F2212/1016 , G06F2212/7203
Abstract: 一种存储器系统，包括：WC 21，通过主机设备以扇区单位从该WC 21读出数据和将数据写入该WC 21中；FS 12，以页单位从该FS 12读出数据和将数据写入该FS 12中；MS 11，以轨道单位从该MS 11读出数据和将数据写入该MS 11中；FSIB 12a，其用作为用于FS 12的输入缓冲器；以及MSIB 11a，其用作为用于MS 11的输入缓冲器。在FSIB 12a中设置FSBB 12ac，该FSBB 12ac具有等于或大于WC 21的存储容量的存储容量，且存储在WC 21中写入的数据。数据管理单元120管理各个存储单元，当判断在这些存储单元当中执行的一种处理超过预定时间时，数据管理单元120挂起被判断为超过预定时间的那个处理，并且控制在WC 21中写入的数据，以将所述数据保存在FSBB 12ac中。
-
公开(公告)号：CN101689140A
公开(公告)日：2010-03-31
申请号：CN200980000136.X
申请日：2009-02-10
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F2212/7202 , G06F2212/7207 , G06F2212/7208 , G06F2212/7211
Abstract: 根据本发明实施例的存储器系统包括：通过采用这样的非易失性半导体存储器和控制器来减少管理表创建所需的存储器的量，所述非易失性半导体存储器包括多个并行操作元件，所述多个并行操作元件分别具有多个物理块作为数据擦除的单位，所述控制器可以并行驱动所述并行操作元件并具有擦除次数管理单元，所述擦除次数管理单元以与并行驱动的多个物理块相关联的逻辑块为单位管理擦除次数。
-
公开(公告)号：CN101681299A
公开(公告)日：2010-03-24
申请号：CN200980000122.8
申请日：2009-02-10
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F12/0804 , G06F2212/1016 , G06F2212/1044 , G06F2212/1048 , G06F2212/7201 , G06F2212/7209
Abstract: 一种根据本发明实施例的存储器系统，包括：通过提供正向查找表和反向查找表并链接这些表来增加遍及管理表的搜寻的处理速度，其中正向查找表用于例如分别以轨道和簇为单位从逻辑地址中搜寻数据与逻辑地址对应的存储装置位置，所述反向查找表用于从存储装置的位置搜寻在该位置中存储的逻辑地址。
-
公开(公告)号：CN101627444A
公开(公告)日：2010-01-13
申请号：CN200880004858.8
申请日：2008-09-30
Applicant: 株式会社东芝
IPC: G11C16/34 , G11C11/406 , G06F11/10
CPC classification number: G11C16/349 , G06F11/1068 , G11C11/005 , G11C16/3431
Abstract: 本发明涉及存储器，该存储器包括：第一存储区，所述存储区包括多个存储组，所述存储组包括多个存储单元，为存储组分别分配地址，存储组分别为数据擦除操作的单位；第二存储区，暂时地在其中存储从第一存储区读取的数据，或暂时地在其中存储要写入第一存储区的数据；读取计数器，在其中存储每一个存储组的数据读取计数；纠错电路，计算读取的数据的错误位计数；以及控制器，执行刷新操作，其中当错误位计数超过第一阈值时，或当数据读取计数超过第二阈值时，存储在存储组之一中的读取的数据被暂时地存储在第二存储区中，并且将读取的数据写回同一个存储组。
-
Patent Agency Ranking
公开(公告)号：CN101535967A
公开(公告)日：2009-09-16
申请号：CN200780042552.7
申请日：2007-11-28
Applicant: 株式会社东芝
CPC classification number: G11C16/349 , G06F11/008 , G06F11/1068
Abstract: 本发明提供一种能够判别消耗度等存储器状态并且允许存储器被高效地使用的存储器系统。该存储器系统包括：NAND型快闪存储器1，在其中数据能够被电写入/擦除；非易失性存储器2，其对NAND型快闪存储器1的擦除操作次数进行计数，并且保存该擦除操作次数及最大擦除操作次数；以及控制器3，其具有从计算机4被提供自诊断命令的连接接口31，并根据该自诊断命令从非易失性存储器2获取上述擦除操作次数及最大擦除操作次数，并经由连接接口31将上述擦除操作次数及最大擦除操作次数输出到计算机4。
-
公开(公告)号：CN101681312A
公开(公告)日：2010-03-24
申请号：CN200980000131.7
申请日：2009-02-10
Applicant: 株式会社东芝
CPC classification number: G06F3/0619 , G06F3/0647 , G06F3/065 , G06F3/0652 , G06F3/0685 , G06F11/1456 , G06F11/1469 , G06F11/1471 , G06F12/0246 , G06F2201/84 , G06F2212/7201 , G06F2212/7207 , G11C7/20 , G11C11/5628 , G11C16/0483 , G11C16/10 , G11C16/105
Abstract: 一种存储器系统包括管理信息恢复单元。该管理信息恢复单元参考在NAND存储器中的前日志和后日志来判定是否发生了短时中断。当前日志或后日志存在于NAND存储器中时，该管理信息恢复单元判定发生了短时中断。在这种情况下，管理信息恢复单元判定发生短时中断的时机，并且，在选择前日志或后日志用于恢复之后，管理信息恢复单元执行管理信息的恢复，将这些日志反映在快照上。此后，管理信息恢复单元对NAND存储器中的所有一次写入块应用恢复处理，再次取得快照，并且打开过去的快照和日志。
-
公开(公告)号：CN101681307A
公开(公告)日：2010-03-24
申请号：CN200980000126.6
申请日：2009-02-10
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F2212/7207
Abstract: 根据本发明的一个实施例所述的存储器系统包括：第一管理表，对与写入第一存储区的数据相关的地址进行管理；以及第二管理表，以第二管理单元中的地址为单位对指示所述第一存储区中所存储的数据的时间顺序的信息进行管理，并对于所述第二管理单元中的每个地址对指示在所述第二管理单元中的地址中所包含的所述第一管理单元中的数据的数目的有效数据数目信息进行管理。
-
公开(公告)号：CN101681300A
公开(公告)日：2010-03-24
申请号：CN200980000142.5
申请日：2009-03-03
Applicant: 株式会社东芝
CPC classification number: G06F11/1016 , G06F12/0246 , G06F2212/7203 , G06F2212/7209 , G11C16/102
Abstract: 公开了一种存储器系统(10)，其包含：具有多个存储器基元的闪速EEPROM非易失性存储器(11)，所述存储器基元具有浮栅极且数据项可在其中电擦除以及写入；缓冲存储器(13)，其临时存储闪速EERPOM非易失性存储器(11)的数据；控制电路(12，14)，其控制闪速EEPROM非易失性存储器(11)和缓冲存储器(13)；接口电路(16)，其与主机通信，其中，控制电路用于从闪速EEPROM非易失性存储器的将被确定的希望目标区域读取数据，并通过将所读取数据的数据“0”的计数值是否达到预设条件计数值用作确定条件来检测被擦除区域，从而确定写入区域/未写入区域。
-
公开(公告)号：CN101647007A
公开(公告)日：2010-02-10
申请号：CN200880006648.2
申请日：2008-09-22
Applicant: 株式会社东芝
CPC classification number: G06F12/0804 , G06F12/0246 , G06F12/0866 , G06F12/0897 , G06F2212/1016 , G06F2212/7203 , G06F2212/7205
Abstract: 控制器执行：第一处理，其用于以扇区单位将多个数据写入第一存储区中；第二处理，其用于以第一管理单位将存储在第一存储区中的数据清理至第一输入缓冲器，第一管理单位的大小为扇区单位的两倍或更大的自然数倍；第三处理，其用于以第二管理单位将存储在第一存储区中的数据清理至第二输入缓冲器，第二管理单位的大小为第一管理单位的两倍或更大的自然数倍；第四处理，其用于将第一输入缓冲器中所有页都被写入的逻辑块重新定位至第二存储区；第五处理，其用于将第二输入缓冲器中所有页都被写入的逻辑块重新定位至第三存储区；以及第六处理，其用于以第二管理单位将存储在第二存储区中的多个数据清理至第二输入缓冲器。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.01 seconds)
