公开(公告)号：CN102150140B

公开(公告)日：2014-07-23

申请号：CN200980135254.1

申请日：2009-12-28

Applicant: 株式会社东芝

Inventor： 矢野浩邦 ,  加藤亮一 ,  桧田敏克

IPC: G06F12/08 ,  G06F3/06 ,  G06F12/00 ,  G06F12/02 ,  G11C16/02

CPC classification number: G06F12/0804 ,  G06F12/0246 ,  G06F12/0866 ,  G06F12/126 ,  G06F12/128 ,  G06F2212/2022 ,  G06F2212/7201 ,  G11C16/0483 ,  G11C16/10

Abstract: 比较WC资源使用与小于上限Clmt的自动清空(AU)阈值Caf，并且当WC资源使用超过所述AF阈值Caf时，检查NAND存储器10的组织状态。当所述NAND存储器10的组织已充分进行时，提早地将数据从写入高速缓存(WC)21清空至NAND存储器10，从而改善随后写入命令的响应。

公开(公告)号：CN102150140A

公开(公告)日：2011-08-10

申请号：CN200980135254.1

申请日：2009-12-28

Applicant: 株式会社东芝

Inventor： 矢野浩邦 ,  加藤亮一 ,  桧田敏克

IPC: G06F12/08 ,  G06F3/06 ,  G06F12/00 ,  G06F12/02 ,  G11C16/02

CPC classification number: G06F12/0804 ,  G06F12/0246 ,  G06F12/0866 ,  G06F12/126 ,  G06F12/128 ,  G06F2212/2022 ,  G06F2212/7201 ,  G11C16/0483 ,  G11C16/10

Abstract: 比较WC资源使用与小于上限Clmt的自动清空(AU)阈值Caf，并且当WC资源使用超过所述AF阈值Caf时，检查NAND存储器10的组织状态。当所述NAND存储器10的组织已充分进行时，提早地将数据从写入高速缓存(WC)21清空至NAND存储器10，从而改善随后写入命令的响应。

公开(公告)号：CN105320468A

公开(公告)日：2016-02-10

申请号：CN201410682830.7

申请日：2014-11-17

Applicant: 株式会社东芝

Inventor： 宫本博畅 ,  加藤亮一 ,  增尾智则

IPC: G06F3/06 ,  G06F12/02

CPC classification number: G06F11/1048 ,  G11C2029/0411

Abstract: 本发明提供一种半导体存储器件、存储控制器及存储控制器的控制方法。半导体存储器件具备非易失性半导体存储器和存储控制器。存储控制器对非易失性半导体存储器写入多个写入数据和包含多个写入数据的地址信息的第1地址管理信息，当从该存储器读取到的多个写入数据的任一个发生了错误时，对包含多个写入数据和第1地址管理信息的纠错组执行纠错处理。存储控制器在处理对象的纠错组内检测到读取错误时，生成包含处理对象的纠错组内的写入数据的地址信息、和发生了读取错误的错误位置信息的第2地址管理信息，向处理对象的纠错组的写入目的地中的擦除状态的区域写入无效数据和第2地址管理信息。由此，能够提供非易失性半导体存储器的数据的可靠性。

公开(公告)号：CN101681307A

公开(公告)日：2010-03-24

申请号：CN200980000126.6

申请日：2009-02-10

Applicant: 株式会社东芝

Inventor： 矢野纯二 ,  初田幸辅 ,  松崎秀则 ,  加藤亮一

IPC: G06F12/08 ,  G06F3/06 ,  G06F3/08 ,  G06F12/00 ,  G06F12/02 ,  G06F12/12 ,  G11C16/02

CPC classification number: G06F12/0246 ,  G06F2212/7207

Abstract: 根据本发明的一个实施例所述的存储器系统包括：第一管理表，对与写入第一存储区的数据相关的地址进行管理；以及第二管理表，以第二管理单元中的地址为单位对指示所述第一存储区中所存储的数据的时间顺序的信息进行管理，并对于所述第二管理单元中的每个地址对指示在所述第二管理单元中的地址中所包含的所述第一管理单元中的数据的数目的有效数据数目信息进行管理。