-
公开(公告)号：CN102163458B
公开(公告)日：2014-09-10
申请号：CN201110036760.4
申请日：2011-02-12
Applicant: 株式会社东芝
IPC: G11C16/06
CPC classification number: G11C29/52 , G06F11/1008 , G06F11/1068
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置包括数据被请求写入其中的半导体存储器芯片。所述数据具有一个或多个预定单位的第一数据的段。所述装置包括：写控制器，其将所述第一数据和冗余信息写入不同的半导体存储器芯片中，所述冗余信息是通过使用预定数目的所述第一数据的段而计算出的且被用于校正所述预定数目的所述第一数据的段中的错误；以及存储单元，其存储识别信息和区域指定信息以使所述存储识别信息和区域指定信息彼此相关联。所述识别信息使所述第一数据和所述冗余信息相关联，并且所述区域指定信息指定所述半导体存储器芯片中的彼此相关联的所述第一数据和所述冗余信息被写入的多个存储区域。
-
公开(公告)号：CN102193748A
公开(公告)日：2011-09-21
申请号：CN201110048761.0
申请日：2011-03-01
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F3/0608 , G06F3/061 , G06F3/0611 , G06F3/0631 , G06F3/0638 , G06F3/064 , G06F3/0644 , G06F3/0659 , G06F3/0665 , G06F3/0679 , G06F3/0688 , G06F12/00 , G06F12/16 , G06F2212/1016 , G06F2212/214 , G06F2212/7202 , G06F2212/7205
Abstract: 本发明涉及控制器、数据存储装置以及程序产品。根据一个实施例，写指令单元指令数据存取单元在数据存储单元的由第一物理地址指示的存储区中写入写目标数据，指令管理信息存取单元更新地址转换信息，并指令第一存取单元更新所述第一物理地址。压缩单元提取压缩目标数据的物理地址，指令所述数据存取单元读取在所述数据存储单元的由所述物理地址指示的存储区中所存储的所述压缩目标数据，指令所述数据存取单元在所述数据存储单元的由第二物理地址指示的存储区中写入所述压缩目标数据，指令所述管理信息存取单元更新所述地址转换信息，并指令第二存取单元更新所述第二物理地址。
-
公开(公告)号：CN100478973C
公开(公告)日：2009-04-15
申请号：CN200610128028.9
申请日：2006-08-31
Applicant: 株式会社东芝
IPC: G06F21/00
CPC classification number: G06F12/1466 , G06F21/445 , G06F21/57 , G06F2221/2129
Abstract: 一种处理器，包括一个计算单元，用来利用存储在第一存储器和第二存储器中的数据执行计算；一个存储单元，与该计算单元集成在一起，用来存储第一认证信息和第二认证信息；一个读取单元，用来从第一存储器读取第一信息和从第二存储器读取第二信息；一个认证单元，用来通过比较第一信息和第一认证信息来认证该第一存储器，和通过比较第二信息和第二认证信息来认证该第二存储器；和一个控制单元，用来根据该认证单元的认证结果，控制该计算单元和第一存储器间的第一访问，以及控制该计算单元和该第二存储器间的第二访问。
-
公开(公告)号：CN1318968C
公开(公告)日：2007-05-30
申请号：CN200410011719.1
申请日：2004-09-24
Applicant: 株式会社东芝
CPC classification number: G06F9/4881
Abstract: 一个信息处理系统在一个特定时间间隔内执行多个任务。该系统包括：一条总线；多个通过总线传输数据的处理器；以及用于执行一个时序安排操作的一个单元，该时序安排操作根据关于执行每个任务所需的一个时间的花费信息和关于每个任务所需的一个数据传输带宽的带宽信息确定每个任务的执行开始时间以及至少一个执行任务的处理器，以便在不交叠任务中的至少两个任务的执行期的情况下在特定时间间隔内执行任务，这两个任务要求的数据传输带宽不小于其他任务要求的数据传输带宽。
-
公开(公告)号：CN1287282C
公开(公告)日：2006-11-29
申请号：CN200410054455.8
申请日：2004-07-22
Applicant: 株式会社东芝
CPC classification number: G06F9/45537 , G06F9/4887 , G06F9/5066
Abstract: 一个周期性地执行一个包括多个链接的任务的实时操作的实时系统，该系统包括多个处理器(12)，一个用于根据任务的执行顺序的关系将链接的任务分成一个第一任务群组和一个第二任务群组的单元，第二任务群组在第一任务群组之后执行；以及一个用于执行一个时序安排操作的单元，该时序安排操作周期性地将第一任务群组和第二任务群组的每一个分配给至少一个第一处理器，以便以不变的时间间隔周期性地执行第一任务群组，以及以相对于第一任务群组一个周期的延迟以不变的时间间隔周期性地执行第二任务群组。
-
Patent Agency Ranking
公开(公告)号：CN1577310A
公开(公告)日：2005-02-09
申请号：CN200410007302.8
申请日：2004-02-27
Applicant: 株式会社东芝
CPC classification number: G06F9/544 , G06F9/5016
Abstract: 本发明公开了一种信息处理系统，在多个处理器(LS0、LS1、LS2)中分别设置局部存储器(LS0、LS1、LS2)，各线程即使不访问共享存储器，只通过访问处理器内的局部存储器就能执行程序。另外，按照执行进行相互作用的对方线程的处理器，自动变更映射到有效地址EA空间上的与对方线程对应的处理器的局部存储器，所以各线程不用考虑分配对方线程的处理器就能高效地进行与对方线程的相互作用。因此，能高效地并行执行多个线程，实现使用多个处理器来高效地并行执行多个线程的系统。
-
公开(公告)号：CN1577278A
公开(公告)日：2005-02-09
申请号：CN200410054455.8
申请日：2004-07-22
Applicant: 株式会社东芝
CPC classification number: G06F9/45537 , G06F9/4887 , G06F9/5066
Abstract: 一个周期性地执行一个包括多个链接的任务的实时操作的实时系统，该系统包括多个处理器(12)，一个用于根据任务的执行顺序的关系将链接的任务分成一个第一任务群组和一个第二任务群组的单元，第二任务群组在第一任务群组之后执行；以及一个用于执行一个时序安排操作的单元，该时序安排操作周期性地将第一任务群组和第二任务群组的每一个分配给至少一个第一处理器，以便以不变的时间间隔周期性地执行第一任务群组，以及以相对于第一任务群组一个周期的延迟以不变的时间间隔周期性地执行第二任务群组。
-
公开(公告)号：CN101840307B
公开(公告)日：2013-06-12
申请号：CN200910172876.3
申请日：2009-09-07
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F2212/7207 , G06F2212/7209
Abstract: 本发明涉及控制器和存储器系统。一种控制器(10；110)包括：用于转译表的存储器(32)，该转译表表明闪速存储器(11)中的逻辑地址和物理地址的彼此相对应；存储FAT信息和FAT信息标识符的另一存储器(34)，该FAT信息指示在每一个块中包含的每一个页中所存储的数据的状态，每一个FAT信息标识符识别这样的页所属于的块，这些页中的每一个都在其中存储有处于由FAT信息所指示的状态的数据，同时FAT信息和FAT信息标识符保持彼此对应；用于块管理表的又一存储器(36)，该块管理示出块标识符、使用状态判断信息以及FAT信息标识符且保持它们彼此相对应，其中使用状态判断信息指示对应的块为已使用/未使用，FAT信息标识符与通过使用状态判断信息指示为已使用的所有块相对应；以及控制器控制单元(28；128)，其通过使用转译表、FAT信息以及块管理表来管理在闪速存储器(11)中存储的数据。
-
公开(公告)号：CN102436353A
公开(公告)日：2012-05-02
申请号：CN201110254447.8
申请日：2011-08-31
Applicant: 株式会社东芝
IPC: G06F3/06
CPC classification number: G06F12/0246 , G06F12/1009 , G06F2212/7201 , G06F2212/7205
Abstract: 本发明涉及半导体存储器控制装置。根据一个实施例，在信息处理器请求时，半导体存储控制器将预定单位的数据段写入在半导体芯片的存储区内的擦除区域中的没有数据被写入的存储位置中。第三表以及作为其子集的第二表包括各自指示所述半导体芯片内的每个数据段的存储位置的物理地址。第一表包括指定第二表表目的信息或指定第三表表目的信息。所述半导体存储控制器将所述第一和第二表记录到易失性存储器中，或者将所述第一表记录到易失性存储器中且将所述第三表记录到非易失性存储器中。
-
公开(公告)号：CN102163179A
公开(公告)日：2011-08-24
申请号：CN201110038959.0
申请日：2011-02-16
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F2212/7205
Abstract: 本发明涉及半导体存储器装置。根据一个实施例，一种半导体存储器装置根据日志结构方法进行以下写入：响应于来自主机的写入具有特定的逻辑块地址的数据的请求而将数据写入半导体存储器元件，以及为了压缩而将有效数据写入所述半导体存储器元件。所述半导体存储器装置根据预定的比率调整响应于来自所述主机的请求的写入的频率和用于压缩的写入的频率。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.022 seconds)
