-
公开(公告)号：CN101933146B
公开(公告)日：2012-06-27
申请号：CN200980103571.5
申请日：2009-01-14
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/739 , H01L21/04 , H01L29/417 , H01L29/36
CPC classification number: H01L29/7802 , H01L21/0465 , H01L29/086 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/41766 , H01L29/42368 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7816
Abstract: 一种半导体器件包括：第一导电类型或第二导电类型的碳化硅衬底(101)；第一导电类型的SiC层(102)，其形成在SiC衬底(101)的第一主表面上；第二导电类型的第一SiC区(103)，其形成在SiC层(102)的表面上；第一导电类型的第二SiC区(104)，其形成在第一SiC区(103)的表面内；栅极电介质(105)，其连续地形成在SiC层(102)、第二SiC区(104)、以及介于SiC层(102)与第二SiC区(104)之间的第一SiC区(103)的表面上；栅极电极(106)，其形成在栅极电介质(105)上；第一电极(108)，其嵌入在沟槽中，该沟槽被选择性地形成在第一SiC区(103)与第二SiC区(104)邻接的部分中；以及第二电极(107)，其形成在SiC衬底(101)的第二主表面上。
-
公开(公告)号：CN101933146A
公开(公告)日：2010-12-29
申请号：CN200980103571.5
申请日：2009-01-14
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/739 , H01L21/04 , H01L29/417 , H01L29/36
CPC classification number: H01L29/7802 , H01L21/0465 , H01L29/086 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/41766 , H01L29/42368 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7816
Abstract: 一种半导体器件包括：第一导电类型或第二导电类型的碳化硅衬底(101)；第一导电类型的SiC层(102)，其形成在SiC衬底(101)的第一主表面上；第二导电类型的第一SiC区(103)，其形成在SiC层(102)的表面上；第一导电类型的第二SiC区(104)，其形成在第一SiC区(103)的表面内；栅极电介质(105)，其连续地形成在SiC层(102)、第二SiC区(104)、以及介于SiC层(102)与第二SiC区(104)之间的第一SiC区(103)的表面上；栅极电极(106)，其形成在栅极电介质(105)上；第一电极(108)，其嵌入在沟槽中，该沟槽被选择性地形成在第一SiC区(103)与第二SiC区(104)邻接的部分中；以及第二电极(107)，其形成在SiC衬底(101)的第二主表面上。
-
公开(公告)号：CN119968937A
公开(公告)日：2025-05-09
申请号：CN202480003821.2
申请日：2024-02-15
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提高特性。根据一实施方式，在半导体装置的第一半导体部中，从第一部分区域向第二部分区域的第二方向与从第一电极向第二电极的第一方向交叉，从第一部分区域向第三部分区域的方向沿着第一方向，从第二部分区域向第四部分区域的第三方向与包含第一方向及第二方向的平面交叉，从第四部分区域向第五部分区域的方向沿着第一方向，从第二部分区域向第六部分区域的方向沿着第一方向，从第四部分区域向第六部分区域的方向沿着第三方向，第六部分区域中的第一导电型的杂质浓度比第一部分区域、第二部分区域、第三部分区域、第四部分区域及第五部分区域中的第一导电型的杂质浓度高，第五部分区域与第二电极肖特基接触。
-
公开(公告)号：CN114639733B
公开(公告)日：2024-10-29
申请号：CN202110651477.6
申请日：2021-06-11
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
Abstract: 实施方式的半导体装置具备：第一电极、第二电极、第一电极与第二电极之间的碳化硅层、在第1方向上延伸的第一栅极电极、第二栅极电极、以及第三栅极电极、以及在与第1方向交叉的第2方向上延伸并连接有第一栅极电极、第二栅极电极以及第三栅极电极的栅极布线，在将第一区域的第一栅极电极与第二栅极电极在第2方向上的间隔设为S1，将比第一区域靠近栅极布线的第二区域的第一栅极电极与第二栅极电极在第2方向上的间隔设为S2，将第一区域的第二栅极电极与第三栅极电极在第2方向上的间隔设为S3，将第二区域的第二栅极电极与第三栅极电极在第2方向上的间隔设为S4的情况下，满足式1、式2及式3。S1＜S3(式1)S1＜S2(式2)S3＞S4(式3)。
-
公开(公告)号：CN118676189A
公开(公告)日：2024-09-20
申请号：CN202310723855.6
申请日：2023-06-19
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/423 , H01L27/085 , H01L27/088
Abstract: 根据实施方式，半导体装置具有：碳化硅层，具有第一面、第二面、在第一方向上位于第一面及第二面的相反侧的第三面、以及侧面，第二面在与第一方向正交的方向上位于第一面和侧面之间，并且位于比第一面更向第三面侧凹陷的位置；第一电极，设置在第一面；第二电极，设置在第三面；栅极电极，设置在第一面和第三面之间的碳化硅层内；栅极绝缘膜，设置在栅极电极和碳化硅层之间；层间绝缘膜，设置在第二面上，比第一面和第二面之间的第一方向的高度差厚；以及场板，设置在层间绝缘膜内，电阻率低于层间绝缘膜。
-
Patent Agency Ranking
公开(公告)号：CN118676132A
公开(公告)日：2024-09-20
申请号：CN202311077805.1
申请日：2023-08-25
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L25/18 , H01L23/367 , H01L23/373
Abstract: 实施方式提供可靠性提高的半导体装置。实施方式所涉及的半导体装置具有多个芯片，上述多个芯片包含从第1方向的一端侧朝向另一端侧排列的第1芯片、第2芯片、第3芯片和第4芯片，所述第2芯片在上述第1方向的上述另一端侧与上述第1芯片相邻，所述第3芯片设置在比上述第2芯片靠上述第1方向的上述另一端侧，所述第4芯片在上述第1方向的上述另一端侧与上述第3芯片相邻，上述第1芯片与上述第2芯片的第1间隔以及上述第3芯片与上述第4芯片的第2间隔，小于上述多个芯片之中的、在比上述第1芯片靠上述第1方向的上述另一端侧且比上述第4芯片靠上述第1方向的上述一端侧的区域中相邻的2个芯片的第3间隔。
-
公开(公告)号：CN116845106A
公开(公告)日：2023-10-03
申请号：CN202210817553.0
申请日：2022-07-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 河野洋志
Abstract: 实施方式的半导体装置具备：第1电极；第1导电型的第1半导体层，与所述第1电极连接，含有碳化硅；第2导电型的第2半导体层，设置在所述第1半导体层上；第1导电型的第3半导体层，设置在所述第2半导体层上的一部分；第2电极，与所述第2半导体层及所述第3半导体层连接；第3电极，设置在所述第1半导体层的上部内、所述第2半导体层的内部及所述第3半导体层的内部；绝缘膜，设置在所述第1半导体层、所述第2半导体层以及所述第3半导体层与所述第3电极之间；及第4半导体层，设置在所述绝缘膜与所述第1半导体层以及所述第2半导体层之间，相接于所述绝缘膜，杂质浓度比所述第1半导体层的杂质浓度及所述第2半导体层的杂质浓度低。
-
公开(公告)号：CN116825840A
公开(公告)日：2023-09-29
申请号：CN202210811219.4
申请日：2022-07-11
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
Abstract: 实施方式的半导体装置具备：具有第一面和第二面的碳化硅层；第一导电型的第一碳化硅区域，包括第一区域、位于第一区域与第一面之间的第二区域以及第三区域，第二区域的第一导电型杂质浓度高于或等于第一区域，第三区域的第一导电型杂质浓度高于第二区域；第二导电型的第二碳化硅区域，包括第四区域，位于第一碳化硅区域与第一面之间，与第二区域相接；第五区域，与第三区域接触且第二导电型杂质浓度比第四区域高；第二碳化硅区域与第一面之间的第一导电型的第三碳化硅区域；第一栅极电极，与第二碳化硅区域对置；第一栅极绝缘层；第一电极，包括与第二碳化硅区域以及第三碳化硅区域接触的第一部分；以及第二电极。
-
公开(公告)号：CN116779675A
公开(公告)日：2023-09-19
申请号：CN202210696549.3
申请日：2022-06-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/423
Abstract: 根据一实施方式，半导体装置有第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、栅极电极、第二导电型的第三半导体区域、导电部、第二导电型的第四半导体区域、第一导电型的第五半导体区域、第一导电型的第六半导体区域及第二电极。第一半导体区域包含第一区域及第二区域。第二半导体区域及第三半导体区域设于第一区域之上。栅极电极设于第二半导体区域之上。第三半导体区域与第二半导体区域分离。导电部设于第三半导体区域之上。第四半导体区域设于第二区域之上，与第三半导体区域相接。第五半导体区域设于第四半导体区域的一部分之上。第六半导体区域有比第一半导体区域高的第一导电型的杂质浓度，与第三半导体区域相接。
-
公开(公告)号：CN113394289A
公开(公告)日：2021-09-14
申请号：CN202010951166.7
申请日：2020-09-11
Applicant: 株式会社东芝
Abstract: 本发明提供能够减小特性变动的半导体装置。根据实施方式，半导体装置包括第1元件区域。第1元件区域包括第1～第3半导体区域、第1、第2导电层。第1半导体区域为第1导电型。第2导电层在第1半导体区域与第3部分区域肖特基接触。第2半导体区域为第2导电型。第3半导体区域为第1导电型。第3半导体区域的至少一部分在第2方向上位于第1部分区域与第1半导体部分之间。第3半导体区域中的第1导电型的杂质的浓度高于第1部分区域中的第1导电型的杂质的浓度。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.025 seconds)
