-
公开(公告)号：CN118693149A
公开(公告)日：2024-09-24
申请号：CN202310731596.1
申请日：2023-06-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/16 , H01L29/423
Abstract: 本发明的实施方式涉及半导体装置。实施方式的半导体装置具备具有第一面与第二面的碳化硅层、第一面一侧的第一及第二栅极电极、第一导电型的第一碳化硅区域、第一碳化硅区域与第一面之间的第二导电型的第二碳化硅区域、第二碳化硅区域与第一面之间的第二导电型的第三碳化硅区域、第三碳化硅区域与第一面之间的第一导电型的第四碳化硅区域、第一面一侧的第一电极和第二面一侧的第二电极。第一电极包含第一栅极电极与第二栅极电极之间的第一部分，第一部分具有与第四碳化硅区域相接的第一接触面、与第四碳化硅区域相接的第二接触面、与第四碳化硅区域及第三碳化硅区域相接的第三接触面和与第三碳化硅区域相接的第四接触面。
-
公开(公告)号：CN110911470B
公开(公告)日：2023-11-03
申请号：CN201910110909.5
申请日：2019-02-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备：具有第1面和第2面的碳化硅层、第1面侧的第1电极、第2面侧的第2电极、第1导电型的第1碳化硅区域、第1碳化硅区域与第1面之间的第2导电型的第2碳化硅区域及第3碳化硅区域、第1碳化硅区域与第2碳化硅区域之间的第1导电型浓度比第1碳化硅区域高的第5碳化硅区域、第1碳化硅区域与第3碳化硅区域之间的第1导电型浓度比第1碳化硅区域高的第6碳化硅区域、第5碳化硅区域与第6碳化硅区域之间的第1导电型浓度比第5碳化硅区域及第6碳化硅区域低的第7碳化硅区域、第7碳化硅区域与第1面之间的和第1电极接触的第1导电型的第8碳化硅区域、栅极电极、以及栅极绝缘层。
-
公开(公告)号：CN116845105A
公开(公告)日：2023-10-03
申请号：CN202210804976.9
申请日：2022-07-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/16 , H01L29/08 , H01L21/336
Abstract: 半导体装置具备：在碳化硅层的第1面侧沿第1方向延伸的沟槽；沟槽内的栅极电极；在碳化硅层中沿第1方向依次配置的第1导电型第1碳化硅区域、第2导电型第2碳化硅区域、第1导电型第3碳化硅区域、第4碳化硅区域；在第1至第4碳化硅区域与第1面之间设置且在第一方向上依次配置且杂质浓度比第1至第4碳化硅区域高的第1导电型第5碳化硅区域、第2导电型第6碳化硅区域、第1导电型第7碳化硅区域、第2导电型第8碳化硅区域；设在第5至第8碳化硅区域与第1面之间的第1导电型第9碳化硅区域；第9碳化硅区域与第1面之间的第2导电型第10碳化硅区域和第1导电型第11碳化硅区域；第1面侧的第1电极；与第1面对置的第2面侧的第2电极。
-
公开(公告)号：CN116799003A
公开(公告)日：2023-09-22
申请号：CN202210841233.9
申请日：2022-07-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L27/07 , H01L29/868 , H01L29/872
Abstract: 实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，连接于所述第一电极；第二半导体层，设于所述第一半导体层上的第一区域，所述第二半导体层是第一导电型，且杂质浓度比所述第一半导体层的杂质浓度高；第二导电型的第三半导体层，设于所述第二半导体层上；第四半导体层，设于所述第一半导体层上的第二区域，所述第四半导体层是第一导电型，且杂质浓度比所述第一半导体层的杂质浓度高、比所述第二半导体层的杂质浓度低，并隔着所述第一半导体层的一部分与所述第二半导体层分离；第二导电型的第五半导体层，设于所述第四半导体层上的一部分；以及第二电极，连接于所述第三半导体层、所述第四半导体层以及所述第五半导体层。
-
公开(公告)号：CN115911027A
公开(公告)日：2023-04-04
申请号：CN202210015210.2
申请日：2022-01-07
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 一种半导体装置，具备晶体管、包括第一二极管的元件区、包围元件区且包括第二二极管的末端区、以及设置于元件区与末端区之间的中间区，元件区包括第一电极、第二电极、栅极电极、碳化硅层以及栅极绝缘层，末端区包括与第一电极电连接的第一布线层、第二电极以及碳化硅层，中间区包括栅极电极焊盘、将第一电极与第一布线层的一部分电连接的第一连接层、将第一电极与第一布线层的另一部分电连接的第二连接层、与栅极电极焊盘及栅极电极电连接的第二布线层、以及碳化硅层。
-
Patent Agency Ranking
公开(公告)号：CN115842035A
公开(公告)日：2023-03-24
申请号：CN202210019635.0
申请日：2022-01-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备：元件区域，包含晶体管、第一二极管以及第一接触部；终端区域，包围元件区域且包含第二接触部；以及中间区域，设置于元件区域与终端区域之间，不包含晶体管、第一二极管、第一接触部以及第二接触部，元件区域包含第一电极、第二电极、栅极电极、碳化硅层以及栅极绝缘层，终端区域包含与第一电极电连接的第一布线层、第二电极以及碳化硅层，中间区域包含碳化硅层，从元件区域朝向终端区域的方向的中间区域的宽度为碳化硅层的厚度的2倍以上。
-
公开(公告)号：CN112542507B
公开(公告)日：2024-11-22
申请号：CN202010092192.9
申请日：2020-02-14
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备碳化硅层，该碳化硅层具有元件区域和设置在元件区域的周围的末端区域，末端区域具有沿第1方向延伸的第1直线部、沿第2方向延伸的第2直线部、以及第1直线部与第2直线部之间的角部，并且末端区域具有：第2导电型的第2碳化硅区域，包围元件区域，呈由第1点部和第1空间部构成的点线状，角部的第1点部所占的比例大于第1直线部的第1点部所占的比例；以及第2导电型的第3碳化硅区域，包围第2碳化硅区域，呈由第2点部和第2空间部构成的点线状，角部的第2点部所占的比例大于第1直线部的第2点部所占的比例。
-
公开(公告)号：CN117712163A
公开(公告)日：2024-03-15
申请号：CN202211663949.0
申请日：2022-12-23
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
Abstract: 实施方式涉及半导体装置及其制造方法。本实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，与所述第一电极连接，包含硅及碳；第二导电型的第二半导体层，配置于所述第一半导体层上的一部分，包含硅及碳；第一导电型的第三半导体层，配置于所述第二半导体层上的一部分，隔着所述第二半导体层与所述第一半导体层对置，以与所述第一半导体层对置的侧面越朝向上方则越接近所述第一半导体层的方式进行位移，包含硅及碳；第二电极，与所述第三半导体层连接；以及第三电极，至少配置于所述第二半导体层中的所述第一半导体层与所述第三半导体层之间的部分的正上方区域，隔着第一绝缘膜与所述部分对置。
-
公开(公告)号：CN116845103A
公开(公告)日：2023-10-03
申请号：CN202210735355.X
申请日：2022-06-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/423
Abstract: 实施方式提供可提高耐压的半导体装置。实施方式的半导体装置具备第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、栅极电极、第二导电型的第四半导体区域、第二导电型的多个第五半导体区域、第二导电型的多个第六半导体区域及第二电极。第一半导体区域包含第一区域以及第二区域。第四半导体区域设于第一区域与栅极电极之间。多个第五半导体区域沿着第一面位于第四半导体区域的周围，在从第一区域朝向第二区域的第二方向上相互分离。多个第六半导体区域沿着第一面位于第二半导体区域的周围，在第二方向上相互分离。多个第六半导体区域各自具有比多个第五半导体区域各自低的第二导电型的杂质浓度。
-
公开(公告)号：CN116799061A
公开(公告)日：2023-09-22
申请号：CN202210767695.0
申请日：2022-06-30
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具备第一电极、从第一电极分离的第二电极、设于第一电极与第二电极间的半导体部、及控制电极。半导体部含第一导电型的第一半导体层、第二导电型的第二半导体层、第一导电型的第三半导体层、第二导电型的多个第四半导体层及第二导电型的第五半导体层。第一半导体层在第一电极与第二电极间延伸，第二半导体层设于第一半导体层与第二电极间。第三半导体层在第二半导体层与第二电极间局部地设于第二半导体层上。多个第四半导体层设于第一半导体层中在从第一电极朝第二电极的第一方向上延伸，在与第一方向正交的第二方向上排列。第五半导体层局部地设于第一半导体层与第二半导体层间位于在第二方向上相邻的两个第四半导体层间，与相邻的两个第四半导体层连接。控制电极位于多个第四半导体层的各个与第二电极间隔着第一绝缘膜与第二半导体层相向。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.046 seconds)
