-
公开(公告)号：CN109524397B
公开(公告)日：2023-06-23
申请号：CN201810163702.X
申请日：2018-02-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 堀阳一
Abstract: 实施方式提供耐量提高的半导体装置。实施方式的半导体装置具备第1电极、第2电极、第1半导体区域、第2半导体区域、第3半导体区域、第4半导体区域、第5半导体区域以及第6半导体区域。上述第4半导体区域设置在上述第1半导体区域的第1区域与上述第2半导体区域之间，导电型是第1导电型。上述第4半导体区域在第2方向上具有第一宽度。上述第6半导体区域设置在上述第1半导体区域的第2区域与上述第5半导体区域之间，导电型是第1导电型。上述第6半导体区域在上述第2方向上具有比上述第一宽度大的第二宽度。
-
公开(公告)号：CN117747674A
公开(公告)日：2024-03-22
申请号：CN202211696692.9
申请日：2022-12-28
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/872 , H01L21/329 , H01L29/16 , H01L23/485 , H01L23/48
Abstract: 实施方式涉及半导体装置。实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，配置在所述第一电极上；第二导电型的第二半导体层，配置在所述第一半导体层上的一部分；金属层，配置在所述第一半导体层上及所述第二半导体层上，与所述第一半导体层肖特基接合；第二电极，配置在所述金属层上；接合部件，与所述第二电极的上表面连接；以及导电部件，配置在所述第二半导体层与所述金属层之间，由与所述金属层的材料不同的材料构成，所述接合部件的正下方区域中的面积比例高于除了所述正下方区域以外的区域中的面积比例。
-
公开(公告)号：CN116799003A
公开(公告)日：2023-09-22
申请号：CN202210841233.9
申请日：2022-07-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L27/07 , H01L29/868 , H01L29/872
Abstract: 实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，连接于所述第一电极；第二半导体层，设于所述第一半导体层上的第一区域，所述第二半导体层是第一导电型，且杂质浓度比所述第一半导体层的杂质浓度高；第二导电型的第三半导体层，设于所述第二半导体层上；第四半导体层，设于所述第一半导体层上的第二区域，所述第四半导体层是第一导电型，且杂质浓度比所述第一半导体层的杂质浓度高、比所述第二半导体层的杂质浓度低，并隔着所述第一半导体层的一部分与所述第二半导体层分离；第二导电型的第五半导体层，设于所述第四半导体层上的一部分；以及第二电极，连接于所述第三半导体层、所述第四半导体层以及所述第五半导体层。
-
公开(公告)号：CN113451298B
公开(公告)日：2024-08-13
申请号：CN202010892612.1
申请日：2020-08-31
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L27/06 , H01L29/868 , H01L29/872
Abstract: 半导体装置具备：第一电极、第二电极、具有第一面和第二面的半导体层，该半导体层包含：与第一电极相接的第一～第三半导体区域；第二半导体区域和第三半导体区域，设于第一面与第一半导体区域之间，沿与第一面平行的第一方向延伸；第四半导体区域，设于第一面与第一半导体区域之间，夹在第二与第三半导体区域之间，电连接于第一电极；以及第五半导体区域，设于第一与第四半导体区域之间，杂质浓度比第一半导体区域高，包含第一部分，在第二方向上，第四半导体区域的第一宽度比第二半导体区域的第二宽度大、第二半导体区域与第一部分之间的第一距离小于第二与第四半导体区域之间的第二距离，第一部分的第三宽度比第一宽度小。
-
公开(公告)号：CN109524397A
公开(公告)日：2019-03-26
申请号：CN201810163702.X
申请日：2018-02-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 堀阳一
Abstract: 实施方式提供耐量提高的半导体装置。实施方式的半导体装置具备第1电极、第2电极、第1半导体区域、第2半导体区域、第3半导体区域、第4半导体区域、第5半导体区域以及第6半导体区域。上述第4半导体区域设置在上述第1半导体区域的第1区域与上述第2半导体区域之间，导电型是第1导电型。上述第4半导体区域在第2方向上具有第一宽度。上述第6半导体区域设置在上述第1半导体区域的第2区域与上述第5半导体区域之间，导电型是第1导电型。上述第6半导体区域在上述第2方向上具有比上述第一宽度大的第二宽度。
-
Patent Agency Ranking
公开(公告)号：CN115084279B
公开(公告)日：2025-05-23
申请号：CN202110678555.1
申请日：2021-06-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 本发明的实施方式的半导体装置具备包含第1导电型的第1半导体层的半导体部、设置于上述半导体部的背面上的第1电极、和设置于上述半导体部的表面上的第2电极。上述第2电极包含势垒层和金属层，上述势垒层与上述第1半导体层相接，包含钒或钒化合物作为主要成分。上述金属层设置于上述势垒层上。
-
公开(公告)号：CN113745310B
公开(公告)日：2024-04-09
申请号：CN202011601435.3
申请日：2020-12-30
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L29/40 , H01L29/872
Abstract: 实施方式的半导体装置具备第一电极、连接于所述第一电极的第一导电型的第一半导体区域、设于所述第一半导体区域上并与所述第一半导体区域接触的第二导电型的第二半导体区域、设于所述第二半导体区域上并与所述第二半导体区域接触的多个第一金属层以及多个第二金属层、第三半导体区域、以及第二电极。所述第三半导体区域设于所述第一半导体区域与所述第一金属层之间，与所述第一半导体区域以及所述第二半导体区域接触，为所述第一导电型，杂质浓度比所述第一半导体区域的杂质浓度高。所述第二电极与所述第一半导体区域、所述第二半导体区域、所述第一金属层以及所述第二金属层接触。
-
公开(公告)号：CN115084279A
公开(公告)日：2022-09-20
申请号：CN202110678555.1
申请日：2021-06-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/872 , H01L29/06
Abstract: 本发明的实施方式的半导体装置具备包含第1导电型的第1半导体层的半导体部、设置于上述半导体部的背面上的第1电极、和设置于上述半导体部的表面上的第2电极。上述第2电极包含势垒层和金属层，上述势垒层与上述第1半导体层相接，包含钒或钒化合物作为主要成分。上述金属层设置于上述势垒层上。
-
公开(公告)号：CN117712050A
公开(公告)日：2024-03-15
申请号：CN202211602996.4
申请日：2022-12-13
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 堀阳一
Abstract: 本发明的实施方式涉及半导体装置。实施方式的半导体装置具备第一电极、半导体层、第二电极、绝缘性的第一树脂和绝缘性的第二树脂。所述半导体层设于所述第一电极之上。所述半导体层包含第一区域和沿第一面设于所述第一区域的周围的第二区域，所述第一面与从所述第一电极朝向所述半导体层的第一方向垂直。所述第二电极包含第一部分和比所述第一部分薄且沿所述第一面设于所述第一部分的周围的第二部分。所述第一部分及所述第二部分含有铜或者铝。所述第二电极设于所述第一区域之上。所述第一树脂设于所述第二区域之上，覆盖所述第一部分的外周及所述第二部分。所述第二树脂设于所述第二电极及所述第一树脂之上，含有与第一树脂不同的树脂材料。
-
公开(公告)号：CN113745310A
公开(公告)日：2021-12-03
申请号：CN202011601435.3
申请日：2020-12-30
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L29/40 , H01L29/872
Abstract: 实施方式的半导体装置具备第一电极、连接于所述第一电极的第一导电型的第一半导体区域、设于所述第一半导体区域上并与所述第一半导体区域接触的第二导电型的第二半导体区域、设于所述第二半导体区域上并与所述第二半导体区域接触的多个第一金属层以及多个第二金属层、第三半导体区域、以及第二电极。所述第三半导体区域设于所述第一半导体区域与所述第一金属层之间，与所述第一半导体区域以及所述第二半导体区域接触，为所述第一导电型，杂质浓度比所述第一半导体区域的杂质浓度高。所述第二电极与所述第一半导体区域、所述第二半导体区域、所述第一金属层以及所述第二金属层接触。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.028 seconds)
