公开(公告)号：CN115084279B

公开(公告)日：2025-05-23

申请号：CN202110678555.1

申请日：2021-06-18

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 平田直文 ,  蔵口友美 ,  植木伸一 ,  堀阳一 ,  谷平圭

IPC: H10D8/60 ,  H10D62/10

Abstract: 本发明的实施方式的半导体装置具备包含第1导电型的第1半导体层的半导体部、设置于上述半导体部的背面上的第1电极、和设置于上述半导体部的表面上的第2电极。上述第2电极包含势垒层和金属层，上述势垒层与上述第1半导体层相接，包含钒或钒化合物作为主要成分。上述金属层设置于上述势垒层上。

公开(公告)号：CN115084279A

公开(公告)日：2022-09-20

申请号：CN202110678555.1

申请日：2021-06-18

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 平田直文 ,  蔵口友美 ,  植木伸一 ,  堀阳一 ,  谷平圭

IPC: H01L29/872 ,  H01L29/06

Abstract: 本发明的实施方式的半导体装置具备包含第1导电型的第1半导体层的半导体部、设置于上述半导体部的背面上的第1电极、和设置于上述半导体部的表面上的第2电极。上述第2电极包含势垒层和金属层，上述势垒层与上述第1半导体层相接，包含钒或钒化合物作为主要成分。上述金属层设置于上述势垒层上。