公开(公告)号：CN109427671B

公开(公告)日：2021-07-13

申请号：CN201711335781.X

申请日：2017-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  王志豪 ,  朱熙甯

IPC: H01L21/8234

Abstract: 在衬底上形成第一和第二场效应晶体管(finFET)的方法包括：在衬底上分别形成第一和第二finFET的第一和第二鳍结构。第一和第二鳍结构具有彼此大致相等的相应的第一和第二垂直尺寸。该方法还包括修改第一鳍结构，从而使得第一鳍结构的第一垂直尺寸小于第二鳍结构的第二垂直尺寸，并且在修改的第一鳍结构和第二鳍结构上沉积介电层。该方法还包括在介电层上形成多晶硅结构并且在多晶硅结构的侧壁上选择性地形成间隔件。本发明的实施例还涉及用于半导体器件的鳍结构。

公开(公告)号：CN112750824A

公开(公告)日：2021-05-04

申请号：CN202011103380.3

申请日：2020-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  朱熙甯 ,  周智超 ,  蓝文廷 ,  王志豪

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开实施例提供一种半导体装置，其包含在外延源极/漏极区和半导体基底之间形成的隔离层的纳米结构场效晶体管及其形成方法。在一实施例中，半导体装置包含电源导轨，在电源导轨上方的介电层，在介电层上方的第一通道区，在第一通道区上方的第二通道区，在第一通道区和第二通道区上方的栅极堆叠，其中栅极堆叠更设置在第一通道区和第二通道区之间，以及邻近栅极堆叠并电连接到电源导轨的第一源极/漏极区。

公开(公告)号：CN109427776B

公开(公告)日：2021-04-06

申请号：CN201711328533.2

申请日：2017-12-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  王志豪 ,  朱熙甯 ,  程冠伦 ,  潘冠廷

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本发明涉及一种半导体器件及其制造方法，并且更特别地涉及一种具有自对准的隔离结构的半导体器件。本发明提供了自对准的隔离鳍，可以通过在形成在间隔层中的开口中沉积介电材料或通过用介电材料替换鳍的部分来形成该自对准的隔离鳍。自对准的隔离鳍可以通过所使用的光刻工艺的临界尺寸彼此分离。自对准的隔离鳍之间或自对准的隔离鳍和有源鳍之间的间隔可以大致等于或大于有源鳍的间隔。

公开(公告)号：CN111599809A

公开(公告)日：2020-08-28

申请号：CN202010101784.2

申请日：2020-02-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱熙甯 ,  江国诚 ,  程冠伦 ,  王志豪 ,  潘冠廷 ,  林志昌

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本公开实施例提供半导体结构及半导体结构的制造方法。半导体结构包含基底、基底上的晶体管、和隔离结构。晶体管包含基底上的外延区，外延区具有第一侧边界和相对于第一侧边界的第二侧边界。外延区的第一侧边界顺应于隔离结构的侧壁。

公开(公告)号：CN111063682A

公开(公告)日：2020-04-24

申请号：CN201910983692.9

申请日：2019-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  苏焕杰 ,  朱熙甯 ,  陈冠霖 ,  王志豪

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体装置，包括第一晶体管，第一晶体管具有第一栅极结构和与第一栅极结构相邻的第一源极/漏极特征。半导体装置还包括第二晶体管，第二晶体管具有第二栅极结构和与第二栅极结构相邻的第二源极/漏极特征。在一些实施例，半导体装置还包括沉积在第一晶体管与第二晶体管之间的混合多晶层。混合多晶层与第一源极/漏极特征和第二源极/漏极特征的每一个相邻并接触，并且混合多晶层在第一晶体管与第二晶体管之间提供隔离。

公开(公告)号：CN110660859A

公开(公告)日：2020-01-07

申请号：CN201910381127.5

申请日：2019-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  朱熙甯 ,  陈冠霖 ,  程冠伦 ,  王志豪

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 半导体装置的制造方法包含形成从基底突出的鳍片，此鳍片具有多个牺牲层和多个通道层，其中牺牲层和通道层交替排列，从鳍片的通道区移除牺牲层的一部分，在已经移除牺牲层的一部分的区域中沉积间隔物材料，选择性地移除间隔物材料的一部分，借此露出鳍片的通道区中的通道层，其中间隔物材料的其他部分保留作为间隔物部件，以及形成栅极结构接合于露出的通道层。

公开(公告)号：CN109860116A

公开(公告)日：2019-06-07

申请号：CN201811183258.4

申请日：2018-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾晋沅 ,  沈育佃 ,  林纬良 ,  赖志明 ,  江国诚 ,  朱熙甯 ,  林立德 ,  刘如淦

IPC: H01L21/8234

Abstract: 提供了一种图案化方法。在图案化基板以形成预定图案时，减少角落圆润化的方法包括：将预定图案分为第一图案与第二图案，第一图案形成角落的第一边缘，而第二角落形成角落的第二边缘。第二图案的至少一部分与第一图案重叠，因此第一边缘与第二边缘相交以形成预定图案的角落。方法亦包括形成第一图案于基板上的第一掩模层中以露出基板，并形成第二图案于第一掩模层中以露出基板。接着蚀刻第一掩模层所露出的基板以获得图案。

公开(公告)号：CN120018551A

公开(公告)日：2025-05-16

申请号：CN202510124509.5

申请日：2025-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑嵘健 ,  陈冠霖 ,  朱熙甯 ,  江国诚 ,  王志豪

IPC: H10D30/62 ,  H10D30/01 ,  H10D64/27 ,  B82Y40/00

Abstract: 提供了半导体结构及其形成方法。半导体结构包括位于衬底上方的多个第一纳米结构以及与第一纳米结构相邻的多个第二纳米结构。半导体结构包括位于第一纳米结构上方的保护层以及形成在第一纳米结构上的第一栅极结构。半导体结构包括形成在第二纳米结构上的第二栅极结构。半导体结构包括位于第一栅极结构和第二栅极结构之间的第一介电壁，并且第一介电壁的顶面高于保护层的顶面。

公开(公告)号：CN112750891B

公开(公告)日：2025-04-29

申请号：CN202010685457.6

申请日：2020-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱熙甯 ,  江国诚 ,  陈冠霖 ,  王志豪

IPC: H10D62/10 ,  H10D64/01 ,  H10D64/27 ,  H10D30/01 ,  H10D30/60 ,  H10D30/62 ,  B82Y40/00

Abstract: 提供半导体装置结构及其形成方法。半导体装置结构包含位于基底上方的多个半导体纳米结构以及位于基底上方的两个外延结构。半导体纳米结构的每一者在外延结构之间，且外延结构为p型掺杂。半导体装置结构也包含环绕半导体纳米结构的栅极堆叠物。半导体装置结构还包含位于栅极堆叠物与基底之间的介电应力结构，外延结构延伸超出介电应力结构的顶表面。

公开(公告)号：CN112750820B

公开(公告)日：2025-02-07

申请号：CN202011162376.4

申请日：2020-10-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  朱熙甯 ,  陈冠霖 ,  王志豪

IPC: H10D84/83 ,  H10D84/03 ,  H10D62/10 ,  H10D30/60

Abstract: 本发明实施例提供一种半导体装置结构及其形成方法。此半导体装置结构包括位于基板上方的多个半导体纳米结构及两个外延结构。半导体纳米结构的每一个位于两个外延结构之间。此半导体装置结构还包括环绕半导体纳米结构的栅极堆叠结构。此半导体装置结构还包括位于栅极堆叠结构与基板之间的应力结构。外延结构延伸超出应力结构的顶表面。