-
公开(公告)号：CN112216784B
公开(公告)日：2024-08-06
申请号：CN201910627340.X
申请日：2019-07-12
Applicant: 茂丞(郑州)超声科技有限公司 , 北京大学深圳研究生院
Abstract: 本发明提供一种晶圆级超声波感测装置及其制造方法，所述晶圆级超声波感测装置包括基板组件、超声波元件、第一保护层、第一导电线路、第二导电线路、第二保护层、传导材料、电性连接层及焊接部。基板组件包含第一晶圆及第二晶圆，第二晶圆覆盖第一晶圆上的凹槽而界定出中空腔体。超声波元件与中空腔体的投影叠合。第一保护层围绕超声波元件。第一晶圆、第二晶圆、第一保护层在第一侧表面与第一导电线路共平面，在第二侧表面与第二导电线路共平面。第二保护层具有开口，传导材料在开口内且接触超声波元件。电性连接层设置于第一侧表面及第二侧表面，焊接部连接电性连接层。
-
公开(公告)号：CN111403591B
公开(公告)日：2023-04-07
申请号：CN201811530871.9
申请日：2018-12-14
Applicant: 茂丞(郑州)超声科技有限公司 , 北京大学深圳研究生院
IPC: H10N30/87 , H10N30/50 , H10N30/30 , H10N30/01 , H10N30/057
Abstract: 本发明公开了一种晶圆级超声波芯片组件及其制造方法，其中晶圆级超声波芯片组件包含晶圆基板、超声波元件、第一保护层、导电线路、第二保护层、传导材料、特用芯片、导电柱及焊接部。晶圆基板包含贯通晶圆基板的贯通槽。超声波元件曝露于贯通槽。导电线路位于第一保护层上，并连接超声波元件。第二保护层覆盖导电线路，第二保护层具有对应于超声波元件的开口。传导材料接触超声波元件。特用芯片连接晶圆基板，使贯通槽在特用芯片及超声波元件间形成空间。导电柱设置于贯穿特用芯片、晶圆基板及第一保护层的穿孔中，并分别连接导电线路及焊接部。
-
公开(公告)号：CN111403591A
公开(公告)日：2020-07-10
申请号：CN201811530871.9
申请日：2018-12-14
Applicant: 茂丞科技(深圳)有限公司 , 北京大学深圳研究生院
IPC: H01L41/047 , H01L41/083 , H01L41/113 , H01L41/22 , H01L41/277
Abstract: 本发明公开了一种晶圆级超声波芯片组件及其制造方法，其中晶圆级超声波芯片组件包含晶圆基板、超声波元件、第一保护层、导电线路、第二保护层、传导材料、特用芯片、导电柱及焊接部。晶圆基板包含贯通晶圆基板的贯通槽。超声波元件曝露于贯通槽。导电线路位于第一保护层上，并连接超声波元件。第二保护层覆盖导电线路，第二保护层具有对应于超声波元件的开口。传导材料接触超声波元件。特用芯片连接晶圆基板，使贯通槽在特用芯片及超声波元件间形成空间。导电柱设置于贯穿特用芯片、晶圆基板及第一保护层的穿孔中，并分别连接导电线路及焊接部。
-
公开(公告)号：CN102437110B
公开(公告)日：2015-07-29
申请号：CN201110391525.9
申请日：2011-11-30
Applicant: 北京大学
IPC: H01L21/768
Abstract: 本发明提供一种石墨烯垂直互连结构的制作方法，首先在基片上制作垂直孔；然后在所述基片的表面上制作绝缘层，该绝缘层覆盖所述垂直孔的内表面；然后在所述绝缘层上制作石墨烯层。基于该石墨烯垂直互连结构，可采用晶圆到晶圆、芯片到晶圆或芯片到芯片的方式进行堆叠并形成三维集成结构。石墨烯由于其特有的弹道疏运机制，具有非常高的电导率，有利于提高垂直互连结构的电信号传输性能，特别有利于高频高速电信号的传输，可减小垂直互连结构间及对其它电路的干扰。
-
公开(公告)号：CN102214723B
公开(公告)日：2013-03-27
申请号：CN201110145701.0
申请日：2011-06-01
Applicant: 北京大学
IPC: H01L31/10 , H01L31/0352 , H01L31/18
CPC classification number: Y02P70/521
Abstract: 本发明涉及半导体传感器领域，公开了一种半导体辐射敏感装置及其制作方法，该装置包括至少一个辐射敏感单元，辐射敏感单元包括：第一基体、第一柱状电极和第二柱状电极；第一基体包含第一表面和第二表面；第一柱状电极包含第一金属柱和环绕第一金属柱的N型掺杂硅；第二柱状电极包含第二金属柱和环绕第二金属柱的P型掺杂硅；第一柱状电极和第二柱状电极嵌在第一基体内部，并贯穿第一基体的第一表面和第二表面；所述第二金属柱为两个以上，且排列成正多边形；所述第一柱状电极位于所述正多边形的几何中心。本发明可以实现薄的敏感装置死层厚度、较小的等效电容、较短的信号漂移过程；从而能提高能量分辨率、降低响应时间和降低能量探测下限。
-
Patent Agency Ranking
公开(公告)号：CN102024782B
公开(公告)日：2012-07-25
申请号：CN201010513047.X
申请日：2010-10-12
Applicant: 北京大学
IPC: H01L23/52 , H01L21/768
CPC classification number: H01L25/0657 , H01L21/50 , H01L21/76843 , H01L21/76879 , H01L21/76898 , H01L23/481 , H01L23/5226 , H01L24/05 , H01L24/29 , H01L24/32 , H01L24/83 , H01L24/92 , H01L24/94 , H01L25/50 , H01L2224/0557 , H01L2224/291 , H01L2224/2919 , H01L2224/32145 , H01L2224/83896 , H01L2224/9202 , H01L2224/94 , H01L2225/06541 , H01L2225/06544 , H01L2225/06558 , H01L2225/06565 , H01L2225/06589 , H01L2924/00014 , H01L2924/0002 , H01L2924/01029 , H01L2924/01079 , H01L2924/07802 , H01L2924/12042 , H01L2924/00 , H01L2224/05552
Abstract: 本发明公开了一种三维垂直互联结构及其制作方法。结构包括顺次堆叠或面对面堆叠在一起的至少两层芯片，各层所述芯片之间采用粘结材料粘结，各层所述芯片由下至上依次为衬底层和表面介质层，所述芯片的上表面具有横截面为环形的第一凹坑，所述第一凹坑内填充有金属形成第一导电环，所述第一导电环通过重新布局布线层与所述芯片内部的微电子器件连接，与所述第一导电环内径相同且圆心一致的第一通孔贯穿所述堆叠的芯片，所述第一通孔内具有第一微型导电柱。本发明的三维垂直互联结构提高了微电子器件制作中三维互联叠层间电互联和粘合强度，提高了成品率。
-
公开(公告)号：CN102569183A
公开(公告)日：2012-07-11
申请号：CN201210053684.2
申请日：2012-03-02
Applicant: 北京大学
IPC: H01L21/768
Abstract: 本发明是一种多层石墨烯垂直互连结构制作方法，包括步骤：S101.在基片上制作垂直孔；S102.在所述基片的表面上制作催化层，所述催化层覆盖所述垂直孔的内表面；S103.在所述催化层上制作石墨烯层；S104.重复制作催化层和石墨烯层，直到获得所需的导电效果；S105.对垂直孔进行填充，直到获得对垂直孔所需的填充效果。通过本发明可以提高垂直互连结构的电信号传输性能。
-
公开(公告)号：CN102280440A
公开(公告)日：2011-12-14
申请号：CN201110247718.7
申请日：2011-08-24
Applicant: 北京大学
CPC classification number: H01L24/73 , H01L2224/16225 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/73265 , H01L2924/10253 , H01L2924/1515 , H01L2924/15159 , H01L2924/15311 , H01L2924/15321 , H01L2924/15331 , H01L2924/00012 , H01L2924/00
Abstract: 本发明涉及微电子封装领域，具体的公开了一种叠层封装结构及制造方法，所述叠层封装结构包括多个层叠的封装衬底及每层封装衬底上装载的至少一个半导体芯片；所述半导体芯片与其所在层的封装衬底之间为电连接；所述每层封装衬底上设有至少一个通孔，所述通孔中有导电金属柱，所述相邻层的封装衬底上位置相对应的导电金属柱之间通过电互连元件连接；所述相邻的两层封装衬底之间具有与其间的半导体芯片相匹配的凹坑。本发明所提供的叠层封装结构，可以有效缩小封装体积，实现更高的封装密度，更小的互连节距。
-
公开(公告)号：CN102270603A
公开(公告)日：2011-12-07
申请号：CN201110230266.1
申请日：2011-08-11
Applicant: 北京大学
IPC: H01L21/768
Abstract: 本发明公开了一种硅通孔互连结构的制作方法，属于微电子封装领域。本方法为：1)在硅晶圆正面粘接一玻璃晶圆；2)将所述硅晶圆背面减薄至目标厚度，并制备所述硅晶圆的硅通孔；3)在所述硅晶圆背面依次沉积绝缘层、种子层；4)在所述硅晶圆背面制作电镀掩膜，电镀导电材料填充硅通孔，形成凸点；然后在凸点上制作焊盘，并暴露出凸点周围的绝缘层；5)将所述硅晶圆背面粘接到一晶圆上，剥离所述玻璃晶圆；在所述硅晶圆正面，刻蚀掉硅通孔底部所沉积的绝缘层，制作一重新布线层电连接硅通孔中所沉积的种子层与所述微电子电路，并制作所述重新布线层的焊盘。本发明便于种子层沉积效果、电镀填充效果监测，降低了工艺的技术难度，提高成品率。
-
公开(公告)号：CN102214723A
公开(公告)日：2011-10-12
申请号：CN201110145701.0
申请日：2011-06-01
Applicant: 北京大学
Inventor： 马盛林
IPC: H01L31/10 , H01L31/0352 , H01L31/18
CPC classification number: Y02P70/521
Abstract: 本发明涉及半导体传感器领域，公开了一种半导体辐射敏感装置及其制作方法，该装置包括至少一个辐射敏感单元，辐射敏感单元包括：第一基体、第一柱状电极和第二柱状电极；第一基体包含第一表面和第二表面；第一柱状电极包含第一金属柱和环绕第一金属柱的N型掺杂硅；第二柱状电极包含第二金属柱和环绕第二金属柱的P型掺杂硅；第一柱状电极和第二柱状电极嵌在第一基体内部，并贯穿第一基体的第一表面和第二表面；所述第二金属柱为两个以上，且排列成正多边形；所述第一柱状电极位于所述正多边形的几何中心。本发明可以实现薄的敏感装置死层厚度、较小的等效电容、较短的信号漂移过程；从而能提高能量分辨率、降低响应时间和降低能量探测下限。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.021 seconds)
