-
公开(公告)号:CN102270603B
公开(公告)日:2013-12-04
申请号:CN201110230266.1
申请日:2011-08-11
Applicant: 北京大学
IPC: H01L21/768
Abstract: 本发明公开了一种硅通孔互连结构的制作方法,属于微电子封装领域。本方法为:1)在硅晶圆正面粘接一玻璃晶圆;2)将所述硅晶圆背面减薄至目标厚度,并制备所述硅晶圆的硅通孔;3)在所述硅晶圆背面依次沉积绝缘层、种子层;4)在所述硅晶圆背面制作电镀掩膜,电镀导电材料填充硅通孔,形成凸点;然后在凸点上制作焊盘,并暴露出凸点周围的绝缘层;5)将所述硅晶圆背面粘接到一晶圆上,剥离所述玻璃晶圆;在所述硅晶圆正面,刻蚀掉硅通孔底部所沉积的绝缘层,制作一重新布线层电连接硅通孔中所沉积的种子层与所述微电子电路,并制作所述重新布线层的焊盘。本发明便于种子层沉积效果、电镀填充效果监测,降低了工艺的技术难度,提高成品率。
-
公开(公告)号:CN102280440A
公开(公告)日:2011-12-14
申请号:CN201110247718.7
申请日:2011-08-24
Applicant: 北京大学
CPC classification number: H01L24/73 , H01L2224/16225 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/73265 , H01L2924/10253 , H01L2924/1515 , H01L2924/15159 , H01L2924/15311 , H01L2924/15321 , H01L2924/15331 , H01L2924/00012 , H01L2924/00
Abstract: 本发明涉及微电子封装领域,具体的公开了一种叠层封装结构及制造方法,所述叠层封装结构包括多个层叠的封装衬底及每层封装衬底上装载的至少一个半导体芯片;所述半导体芯片与其所在层的封装衬底之间为电连接;所述每层封装衬底上设有至少一个通孔,所述通孔中有导电金属柱,所述相邻层的封装衬底上位置相对应的导电金属柱之间通过电互连元件连接;所述相邻的两层封装衬底之间具有与其间的半导体芯片相匹配的凹坑。本发明所提供的叠层封装结构,可以有效缩小封装体积,实现更高的封装密度,更小的互连节距。
-
公开(公告)号:CN102270603A
公开(公告)日:2011-12-07
申请号:CN201110230266.1
申请日:2011-08-11
Applicant: 北京大学
IPC: H01L21/768
Abstract: 本发明公开了一种硅通孔互连结构的制作方法,属于微电子封装领域。本方法为:1)在硅晶圆正面粘接一玻璃晶圆;2)将所述硅晶圆背面减薄至目标厚度,并制备所述硅晶圆的硅通孔;3)在所述硅晶圆背面依次沉积绝缘层、种子层;4)在所述硅晶圆背面制作电镀掩膜,电镀导电材料填充硅通孔,形成凸点;然后在凸点上制作焊盘,并暴露出凸点周围的绝缘层;5)将所述硅晶圆背面粘接到一晶圆上,剥离所述玻璃晶圆;在所述硅晶圆正面,刻蚀掉硅通孔底部所沉积的绝缘层,制作一重新布线层电连接硅通孔中所沉积的种子层与所述微电子电路,并制作所述重新布线层的焊盘。本发明便于种子层沉积效果、电镀填充效果监测,降低了工艺的技术难度,提高成品率。
-
-