-
公开(公告)号：CN117712024A
公开(公告)日：2024-03-15
申请号：CN202311793606.0
申请日：2023-12-22
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L21/762 , H01L21/84 , H01L27/12
Abstract: 本申请公开了一种半导体器件及其制造方法，所述方法包括：提供半导体衬底，半导体衬底包括毗邻的第一区域和第二区域，第一区域和第二区域分别具有第一填充结构和第二填充结构，刻蚀第一区域的半导体衬底，以形成第一填充结构之间的第一凹槽，在第一凹槽内依次填充第一材料和硅，刻蚀第一填充结构和第二填充结构，分别形成第一鳍结构和第二鳍结构，氧化第一材料，形成氧化绝缘层，本申请通过在成本较低的半导体衬底的第一区域和第二区域同时形成鳍式场效应晶体管的鳍结构，在利用半导体衬底同时制造得到基于SOI衬底的鳍式场效应晶体管和基于半导体衬底的鳍式场效应晶体管的基础上，降低了制造成本。
-
公开(公告)号：CN117524882A
公开(公告)日：2024-02-06
申请号：CN202311690107.9
申请日：2023-12-08
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L27/088 , H01L21/8234
Abstract: 本发明涉半导体技术领域,公开了一种半导体器件的制造工艺和半导体器件，通过在硅晶圆顶部的第一区域处从下往上减薄，以及在减薄后的硅晶圆上依次生长外延层和半导体层，可以在本发明的衬底上生长SOI器件，不用只在SOI晶圆上生长SOI器件，降低了SOI器件的生产成本，另外通过本发明的衬底，可以在同一块衬底上生产SOI FinFET和体硅FinFET，实现了SOI FinFET的制程工艺和体硅FinFET的制程工艺的整合。
-
公开(公告)号：CN113206010B
公开(公告)日：2023-10-24
申请号：CN202110486421.X
申请日：2021-04-30
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/28 , H10B41/35 , H01L29/423 , H01L29/66 , H01L29/788
Abstract: 本发明公开了一种半导体器件及其制作方法，所述制作方法包括：提供一半导体衬底，所述半导体衬底的第一表面具有第一区域、第二区域和第三区域；在所述第三区域形成浮栅和控制栅；在所述第一表面内形成源极和漏极；形成第一氧化层，所述第一氧化层覆盖所述第一区域和所述第二区域；形成第二氧化层，所述第二氧化层覆盖所述控制栅的侧壁和所述浮栅的侧壁；其中，在形成所述第一氧化层前，至少对所述第一区域进行非晶化离子注入，将所述第一区域非晶化，以使得所述第一氧化层的厚度大于所述第二氧化层的厚度。本方案可以实现在同一道工艺下在侧壁以及正面生成不同厚度的氧化膜，同时可以提高半导体器件的击穿电压，提高器件性能。
-
公开(公告)号：CN113128114B
公开(公告)日：2023-07-07
申请号：CN202110411630.8
申请日：2021-04-16
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: G06F30/27
Abstract: 本发明涉及半导体技术领域,公开了一种半导体器件的SSTA模型优化方法，包括以下步骤：S1：向SSTA输入电晶体上的环形振荡器的路径延迟与其空间位置的假想关系曲线；S2：通过贝叶斯算法对电晶体上的环形振荡器的路径延迟进行学习；S3：使用SSTA对步骤S2中的学习结果进行分析，获取环形振荡器的路径延迟和其空间位置的实际关系曲线；在实际使用时，通过本发明可以对半导体器件制造的关键工艺参数进行排序，来筛选出重要的制程变异参，通过对重要的制程变异参数进行工艺制造过程改善或者材料改善，达到改善工艺良率和高频率MOSFET Amplifier效能提升。
-
公开(公告)号：CN115951555A
公开(公告)日：2023-04-11
申请号：CN202310056099.6
申请日：2023-01-18
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
Abstract: 本申请涉及半导体光刻工艺领域，特别是涉及一种图形边界缺陷处理方法包括：获取待处理图形，待处理图形包括器件单元图形及背面图形，器件单元图形内及至少部分背面图形内具有Sbar标记；选取具有Sbar标记的背面图形及与选取的背面图形临接的器件单元图形；选取的背面图形及器件单元图形位于相邻的不同图层；将选取的背面图形提至与选取的器件单元图形位于同一图层，以得到待修正图形；自所述待修正图形中筛选出与设计规则相违背的Sbar标记并进行修正。本方法可有效检查出全耗尽型绝缘体上硅FDSOI因背面层次结构引起的缺陷，在光罩制作之前就把问题解决，从而节省开发资源与时间。避免了层次结构错误而检查不出来造成晶圆上的缺陷。
-
Patent Agency Ranking
公开(公告)号：CN115910930A
公开(公告)日：2023-04-04
申请号：CN202211630796.X
申请日：2022-12-19
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提供了一种半导体器件的制作方法及集成电路的制作方法，包括：提供RF‑SOI衬底；在RF‑SOI衬底上形成功能部件；在工艺温度为400‑500℃条件下，在功能部件背离RF‑SOI衬底一侧形成SAB层；在工艺温度范围为600‑700℃条件下进行热处理；在功能部件背离RF‑SOI衬底一侧、且未被SAB层覆盖的至少部分区域形成金属硅化物层。通过在工艺温度范围为600‑700℃条件下，对制备中的半导体器件进行热处理，能够消除RF‑SOI衬底出现的热施体缺陷，避免RF‑SOI衬底由于热施体缺陷而造成的半导体类型反转、硅电阻降低等问题的出现，保证采用RF‑SOI衬底制备的半导体器件及集成电路的性能高。
-
公开(公告)号：CN115422871B
公开(公告)日：2023-03-24
申请号：CN202211290513.1
申请日：2022-10-21
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/367
Abstract: 本申请公开了一种接触电阻率的提取方法，所述方法包括：基于矩形传输线模型拟合的关于第一电阻与两个接触孔间半导体长度之间的关系的第一曲线，获取半导体方阻的值；基于阶梯传输线模型拟合的关于第二电阻与阶梯区域长度之间的关系的第二曲线，计算金属方阻的值、接触电阻的值以及传输长度的值；阶梯传输线模型以阶梯区域电阻长度与半导体电阻长度之和不变的方式获得；根据半导体方阻的值、金属方阻的值、接触电阻的值以及传输长度的值，提取接触电阻率。阶梯传输线模型以改变阶梯区域电阻长度与半导体电阻长度的方式得到，降低LTLM结构对工艺窗口的要求。
-
公开(公告)号：CN115832020A
公开(公告)日：2023-03-21
申请号：CN202211448320.4
申请日：2022-11-18
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L29/40 , H01L29/423 , H01L21/762
Abstract: 本申请提供了一种半导体器件的制作方法，该方法包括：首先，提供第一基底以及第二基底，第二基底包括第二衬底层，第一基底包括依次层叠的第一衬底层、第一预备顶层硅层以及埋氧层，第一基底还包括沟槽，沟槽从埋氧层贯穿至第一预备顶层硅层中；然后，以埋氧层以及第二衬底层作为键合界面，对第一基底以及第二基底进行键合，并去除第一衬底层，得到初始半导体器件；最后，采用GAA技术处理初始半导体器件，得到最终半导体器件。沟槽从埋氧层贯穿至第一预备顶层硅层中，且在键合之前可以控制沟槽的位置以及形状，保证了可以在形成GAA结构之前获得形貌规则的第一沟槽，保证了采用GAA技术处理后得到的最终半导体器件的可靠性以及性能较高。
-
公开(公告)号：CN115602729A
公开(公告)日：2023-01-13
申请号：CN202211593307.8
申请日：2022-12-13
Applicant: 广东省大湾区集成电路与系统应用研究院(CN) , 锐立平芯微电子(广州)有限责任公司(CN)
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本申请实施例公开了一种横向双扩散金属氧化物半导体器件及制作方法，该器件包括：第一衬底，第一衬底包括第一硅层、第一氧化层、第二硅层，第一氧化层裸露第一硅层部分表面，第二硅层覆盖第一氧化层；第三硅层，覆盖第一硅层裸露部分表面，第三硅层所在区域以及第一衬底与第三硅层对应区域组成漂移区；凹陷，位于漂移区，贯穿第三硅层，延伸至第一硅层中，凹陷中具有击穿场强大于第一硅层、第二硅层、第三硅层击穿场强的填充物，使得器件具有较高的击穿电压，还具有附着凹陷侧壁及底部的附着材料层，附着材料层的介电常数大于第一硅层、第二硅层及第三硅层的介电常数，有助于减小器件导通电阻，使得器件具有较高击穿电压，同时导通电阻较小。
-
公开(公告)号：CN115511768A
公开(公告)日：2022-12-23
申请号：CN202110620654.4
申请日：2021-06-03
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
Abstract: 本申请提供了一种晶圆缺陷诊断方法和诊断装置。该晶圆缺陷诊断方法先采集该工艺站点中各个生产机台生产的晶圆的缺陷信息，之后，获取该缺陷信息，并通过缺陷信息和各个机器手臂的特性信息，筛选出由机器手臂碰撞产生的碰撞缺陷；再之后，利用碰撞缺陷的缺陷信息和各个机器手臂的特性信息，对碰撞缺陷与各个机器手臂进行图像比对，确定造成该碰撞缺陷的机器手臂和生产机台，最后，通过发出检测提示，便可以通知工程师对相应生产机台进行检测，从而可以及时诊断出造成碰撞缺陷的生产机台，进而使得晶圆生产过程中的经济损失降低，并且也使得晶圆的良率提高。
-
-
-
-
-
-
-
-
-
Search Results
648
records
(took 0.088 seconds)
