-
公开(公告)号：CN1193421C
公开(公告)日：2005-03-16
申请号：CN03115426.3
申请日：2003-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提出了一种形成半导体衬底的方法，它是一种同时形成图形化埋氧和器件浅沟槽隔离的方法。其特征在于将图形化绝缘体上的硅(SOI)材料的制备工艺和半导体器件的浅沟槽隔离(STI)工艺结合起来；在形成STI的过程中完成图形化SOI材料的制备。主要工艺步骤包括依次包括在半导体衬底中光刻出将形成的SOI区域及其四周的沟槽；离子注入；高温退火；填充沟槽，CMP抛光，腐蚀Si3N4掩模等。本发明的方法消除了常规图形化SOI材料中体硅与掩埋绝缘层之间过渡区的应力，改善了图形化SOI材料的质量；同时减少了器件STI隔离的工艺步骤。
-
公开(公告)号：CN1547236A
公开(公告)日：2004-11-17
申请号：CN200310109479.4
申请日：2003-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及了一种将晶体管和碳纳米管场发射显示阵列集成在一起的结构，以及实现这种结构的方法。其特征在于将晶体管的漏同时作为碳纳米管场发射显示阵列的阴极，再在该漏上制作碳纳米管场发射显示阵列，以达到利用晶体管优良的电流控制特性来控制碳纳米管场发射显示阵列发射电流的目的。制备晶体管控制碳纳米管场发射显示阵列的方法，依次包括在基板上形成晶体管，然后在晶体管漏沉积发射阵列栅绝缘层和发射阵列的栅电极并刻蚀栅孔，最后沉积碳纳米管。采用本发明提供的方法所制作的场发射显示阵列能够使场发射显示器的发射电流稳定、均匀显示，并且发射电流可由晶体管精确控制。
-
公开(公告)号：CN118190975A
公开(公告)日：2024-06-14
申请号：CN202410269647.8
申请日：2024-03-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N23/04 , G01N23/20008 , G01N1/28
Abstract: 本发明涉及一种异质界面的TEM制样方法，通过对机械手延伸的方法解决了现有技术存在的问题，能够精准控制机械手的延伸长度，延伸长度可在几至几十微米的范围内选择，本文中机械手延伸长度通过控制挖槽宽度和U切，利用机械手在空间旋转180°将延伸长条宽度变成机械手延伸长度，实现机械手延伸长度的精准控制。用延伸后的机械手进行TEM制样避免了因为高低差造成的无法取样，或裂片以后额外增加将界面打磨平整的步骤。本发明无需破真空和打磨操作，实现了高效率的TEM样品制备。
-
-
公开(公告)号：CN117040499A
公开(公告)日：2023-11-10
申请号：CN202310904329.X
申请日：2023-07-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种动态比较器及其失调校准方法。所述动态比较器包括：控制模块，生成比较时钟信号和校准控制信号；电压比较模块，基于所述比较时钟信号比较输入电压的大小并输出电压比较结果，所述电压比较模块的输入电路包括第一输入管和第二输入管，所述第一输入管的门极与第一输入电压连接，所述第二输入管的门极与第二输入电压连接；失调校准模块，基于所述比较时钟信号和校准控制信号调节所述第一输入管和第二输入管的衬底偏置电压，对输入失调电压进行补偿。本发明能够小面积、低功耗的对失调电压进行校准，提高动态电压比较器的精度。
-
Patent Agency Ranking
公开(公告)号：CN111739887B
公开(公告)日：2023-08-01
申请号：CN202010658676.5
申请日：2020-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种基于晶闸管的静电保护单元及其并联结构，该静电保护单元包括：晶闸管及NMOS管；晶闸管包括：形成于N阱中的寄生PNP管、形成于P阱中的寄生NPN管，N阱及P阱相邻，寄生NPN管的集电极/基极形成的反向PN结为低反向击穿电压的反向PN结；寄生PNP管的发射极连接至阳极，基极通过N阱的寄生电阻连接至阳极；集电极连接至NPN管的基极，并通过P阱的寄生电阻连接至阴极；寄生NPN管的发射极连接至阴极，集电极通过N阱的寄生电阻连接至阳极；NMOS管形成于寄生NPN管一侧的P阱中，源极连接至阴极，漏极连接至阳极。本发明通过在晶闸管的寄生NPN管所在的P阱内增加NMOS管，在满足具有较低的触发电压及足够的电流能力的同时，有效解决了闩锁问题。
-
公开(公告)号：CN111725204B
公开(公告)日：2023-05-26
申请号：CN201910650174.5
申请日：2019-07-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明涉及一种具有双向SCR结构的ESD保护器件，包括：第一N阱、第二N阱、P阱和多晶硅层；利用所述多晶硅层进行隔离，通过所述第一P+注入区、所述第一N阱、所述P阱和所述第二N+注入区构成SCR1通路，以及通过所述第三P+注入区、所述第二N阱、所述P阱和所述第四N+注入区构成SCR2通路，所述SCR1通路和所述SCR2通路为芯片在各个方向的脉冲均提供了保护，本发明所述保护器件实现了单器件对于输入/输出端口的双向ESD保护，减少了完整ESD保护电路所需的器件数，版图面积大大缩减，降低了相应的寄生效应，另外，对于输出信号幅度高于电源电压或低于地线电压的电路，由于存在反偏PN结，亦不会出现漏电。
-
公开(公告)号：CN111725205B
公开(公告)日：2023-05-12
申请号：CN201910650593.9
申请日：2019-07-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明涉及一种对角线型双向SCR结构的ESD保护器件，包括N阱和P阱，所述N阱和所述P阱相邻设置；通过所述第二P+注入区和所述第二N+注入区构成T1端口，以及所述第一P+注入区和所述第一N+注入区构成T2端口，所述第二P+注入区、所述N阱、所述P阱和所述第一N+注入区形成SCR1通路，所述第一P+注入区、所述N阱、所述P阱和所述第二N+注入区形成SCR2通路；所述SCR1和所述SCR2通路呈对角线型结构，为芯片在各个方向的脉冲均提供了保护，实现了单器件对于输入/输出端口的双向保护，减少了完整ESD保护电路所需的器件数，版图面积大大缩减，降低了相应的寄生效应，另外，对于输出信号幅度高于电源电压或低于地线电压的电路，由于存在反偏PN结，亦不会出现漏电。
-
公开(公告)号：CN116018053A
公开(公告)日：2023-04-25
申请号：CN202211554183.2
申请日：2022-12-06
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种热辅助型磁性器件、存算一体阵列以及运算方法，其中，热辅助型磁性器件包括磁性器件和产热部件；所述产热部件环绕于所述磁性器件，且设置在靠近磁形器件的自由层且远离参考层的平面上；当磁性器件通入极性与磁性器件初始阻态匹配的写入电流且产热部件同时通电时，才能完成信息写入；产热部件通电后能够使自由层的磁矩更容易翻转，但不足以影响参考层的磁矩状态，同时产热部件产生的磁场不影响自由层和参考层磁矩翻转。本发明能够在同一电路架构下实现信息低功耗非易失性存储和多种高速逻辑计算，降低芯片功耗和成本，提高整体计算能力。
-
公开(公告)号：CN112382666B
公开(公告)日：2022-09-02
申请号：CN202011225486.0
申请日：2020-11-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/786 , H01L21/336
Abstract: 本发明涉及一种柔性器件及其制备方法，主要结构由上至下包括：基底层(1)、粘结层(2)、隔离区(3)、保护层(4)，及其包围的器件区，所述器件区包括源区和漏区(5)、体区(6)、栅介质层(7)、栅电极(8)、互连层(9)、第一连接电极(10)、第二连接电极(11)。本发明通过设置基底层和保护层对柔性器件形成保护，对其进行应力缓冲，能够防止外界的沾污、冲击等对器件功能层造成损伤，提高了柔性器件的可靠性和柔性。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.045 seconds)
