-
公开(公告)号：CN111435666A
公开(公告)日：2020-07-21
申请号：CN201910027528.0
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种图形化结构的SOI衬底及其制备方法，包括：在第二半导体衬底上形成周期结构并进行离子注入形成剥离界面；在第一半导体衬底上的绝缘层中形成凹槽，凹槽未贯穿绝缘层；键合周期结构及绝缘层，以形成空腔；进行退火工艺加强键合强度，并使周期结构从剥离界面处剥离；其中，键合气氛包括氢气、氢气及氮气的混合气体、氧气及氮气的混合气体、氧气或真空，退火工艺过程中，所述空腔内的混合气体被所述顶半导体层吸收或从所述顶半导体层中扩散出去，以降低所述空腔内的气压。本发明可以使空腔结构在高温环境下，具有与外界大气压相近的内部压强，空腔结构不容易被内外气压差破坏，从而得到具有薄层顶半导体层的图形化结构的SOI衬底。
-
公开(公告)号：CN111435648A
公开(公告)日：2020-07-21
申请号：CN201910026972.0
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/265 , H01L21/84 , H01L21/20
Abstract: 本发明提供一种图形化结构的SOI衬底的制备方法，包括：在第二半导体衬底中进行离子注入形成剥离界面；于第一绝缘层中形成凹槽，所述凹槽未贯穿所述第一绝缘层；键合第二半导体衬底及第一绝缘层，以形成空腔；进行退火工艺加强键合强度，并使第二半导体衬底从剥离界面处剥离；其中，键合气氛包括氢气、氢气及氮气的混合气体、氧气及氮气的混合气体、氧气或真空，退火工艺过程中，所述空腔内的混合气体被所述顶半导体层吸收或从所述顶半导体层中扩散出去，以降低所述空腔内的气压。本发明可以使空腔结构在高温环境下，具有与外界大气压相近的内部压强，空腔结构不容易被内外气压差破坏，从而得到具有薄层顶半导体层的图形化结构的SOI衬底。
-
公开(公告)号：CN111293214A
公开(公告)日：2020-06-16
申请号：CN201811495201.8
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于柔性衬底的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，形成于一柔性CMOS电路基底上、第一金属过渡层、固定磁层、隧穿层、自由磁层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的固定磁层及自由磁层为二维铁磁材料层，其厚度较薄，一方面可以提高磁性隧穿结器件的磁化取向速度，另一方面可以获得较为轻薄的磁性隧穿结器件。本发明可以将磁性隧穿结器件直接制备于柔性衬底电路上，减小了器件制备成本，扩大了其应用范围。
-
公开(公告)号：CN111293138A
公开(公告)日：2020-06-16
申请号：CN201811495212.6
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/22
Abstract: 本发明提供一种三维MRAM存储结构及其制作方法，结构包括：第一存储层，包括CMOS电路基底、磁性隧穿结器件、源线金属层、字线金属层以及位线金属层；第一连接电路层，用以提供存储层的读写信号，并提供相邻两存储层之间的信号连接通路；若干个第二存储层，直接制作于所述第一连接电路层上，以及若干个第二连接电路层，位于相邻的第二存储层之间。本发明与传统工艺相比，不需要硅穿孔(TSV)工艺中先对单层芯片流片、研磨减薄以及对准焊接等步骤，而是直接将多层存储电路通过半导体材料及金属布线层有序的堆叠制备在同一衬底上，其制作工艺与CMOS工艺兼容。
-
公开(公告)号：CN110408910A
公开(公告)日：2019-11-05
申请号：CN201910759403.7
申请日：2019-08-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C23C16/44 , C23C16/458
Abstract: 本发明提供一种高通量气相沉积设备及气相沉积方法，高通量气相沉积设备包括：反应腔室；旋转工作台，位于反应腔室内；气体导入装置，位于所述反应腔室内，且位于旋转工作台的上方；气体导入装置将反应腔室分割为上部腔室及下部腔室；气体导入装置上设有若干个通孔；气体隔离结构，位于上部腔室内，且将上部腔室分割为相互隔离的隔离气体腔室及反应气体腔室；隔离气体导入通道，位于反应腔室的腔壁上，且与隔离气体腔室相连通；反应气体导入通道，位于反应腔室的腔壁上，且与反应气体腔室相连通。本发明的高通量气相沉积设备只需要使用一套隔离气体供给系统及一套反应气体隔离系统共两套气体供给系统，结构简单，容易实现，且隔离度好。
-
Patent Agency Ranking
公开(公告)号：CN110306160A
公开(公告)日：2019-10-08
申请号：CN201910734707.8
申请日：2019-08-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种高通量薄膜沉积设备及薄膜沉积方法，高通量薄膜沉积设备包括：反应腔室；工作台，位于反应腔室内；挡板，位于反应腔室内，且位于工作台的上方，与工作台具有间距；挡板上设有沿挡板的厚度方向贯穿的通孔；驱动装置，与工作台及挡板二者中的至少一者相连接；材料源，位于反应腔室内，且位于挡板的上方，与挡板具有间距。本发明的高通量薄膜沉积设备结构简单、水平移动部件少、成本较低；位于工作平台上的衬底可以不水平移动，可以实现对衬底进行加热；易于集成在线测试装置及其他外部装备。
-
公开(公告)号：CN106711019A
公开(公告)日：2017-05-24
申请号：CN201510792045.1
申请日：2015-11-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种利用可控缺陷石墨烯插入层制备金属-半导体合金的方法，包括以下步骤：1）提供半导体衬底；2）在半导体衬底表面形成石墨烯；3）对石墨烯进行离子注入，以得到密度可控的缺陷石墨烯；4）在缺陷石墨烯表面形成金属层；5）对步骤4）得到的结构进行退火处理，形成金属-半导体合金层。通过在半导体衬底与金属层之间形成石墨烯插入层，可以有效地改善半导体衬底与金属-半导体合金层的界面的接触特性，外延得到的金属-半导体合金层质量更好、性能更加稳定；石墨烯插入层具有较高的电子迁移率，可以有效地降低外延生长的金属-半导体合金层电阻及半导体衬底与金属-半导体合金层的接触电阻，从而提高其电学性能。
-
公开(公告)号：CN105914445A
公开(公告)日：2016-08-31
申请号：CN201610301900.9
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽；2）定义器件区域，并去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，消除了SiO2中的固定电荷、可动电荷，Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。
-
公开(公告)号：CN103560153B
公开(公告)日：2016-07-13
申请号：CN201310574824.5
申请日：2013-11-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明提供一种隧穿场效应晶体管及其制备方法，所述制备方法至少包括步骤：提供一具有顶层硅、埋氧层和底层硅的SOI衬底，在所述顶层硅两侧进行离子注入分别形成源极和漏极；在所述SOI衬底表面自下而上依次形成本征硅层、栅介质层和栅极层；利用光刻和刻蚀技术刻蚀所述本征硅层、栅介质层和栅极层形成堆叠结构，所述堆叠结构与所述源极部分交叠、与所述漏极在水平方向上具有一预设距离。本发明利用所述堆叠结构与源极的交叠，可以增大隧穿面积，进而增大驱动电流；另外，所述堆叠结构与所述漏极在水平方向上具有一预设距离，通过该预设距离可以抑制隧穿场效应晶体管中的双极性效应，降低亚阈电流。
-
公开(公告)号：CN105633002A
公开(公告)日：2016-06-01
申请号：CN201511019607.5
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
CPC classification number: H01L21/76251 , H01L27/1207
Abstract: 本发明提供一种图形化绝缘体上硅衬底材料及其制备方法，所述图形化绝缘体上硅衬底材料包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽与底层硅之间保留有部分的绝缘层，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
-
-
-
-
-
-
-
-
Search Results
165
records
(took 0.091 seconds)
