公开(公告)号：CN110176498B

公开(公告)日：2022-06-14

申请号：CN201910366654.9

申请日：2019-04-30

Applicant: 东南大学

Inventor： 魏家行 ,  付浩 ,  赵航波 ,  刘斯扬 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/78 ,  H01L29/16 ,  H01L29/10 ,  H01L21/263 ,  H01L21/336 ,  H01L29/06

Abstract: 一种低导通电阻的沟槽碳化硅功率器件及其制造方法。其元胞结构包括，N型衬底，N型外延层，沟槽，沟槽侧壁设有石墨烯层，沟槽内部设有栅氧化层和多晶硅栅，多晶硅栅上方设有钝化层，沟槽两侧设有P型体区、N型源区和P型体接触区，石墨烯层下方设有P型屏蔽层，源区上表面设有源极金属，衬底下表面设有漏极金属。本发明使用电子束法，以金属和碳源气体辅助，在沟槽侧壁生长石墨烯层。本发明特征在于，沟槽侧壁的石墨烯层，降低了导通电阻。石墨烯层下方的屏蔽层，屏蔽了在器件关断状态时流过石墨烯层的电流，提升器件关断特性。使用了金属镍和碳源气体辅助生长石墨烯层，提高了石墨烯层的均匀性、厚度和生长速率。

公开(公告)号：CN111354794B

公开(公告)日：2021-11-05

申请号：CN201811583692.1

申请日：2018-12-24

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 孙伟锋 ,  娄荣程 ,  肖魁 ,  林峰 ,  魏家行 ,  李胜 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种功率半导体器件及其制造方法，所述器件包括：衬底；漏极金属；漂移区；基区；栅结构；第一导电类型掺杂区，在基区远离栅结构的一侧与基区接触；源区，设于基区中、第一导电类型掺杂区与栅结构之间；接触金属，设于第一导电类型掺杂区上，与下方的第一导电类型掺杂区形成具有整流特性的接触势垒；源极金属，包裹接触金属，并与源区接触。本发明在源极金属底部引入具有整流特性的接触势垒的接触金属，同时在接触金属的下方加入第一导电类型掺杂区，替代了传统功率器件中寄生的体二极管来完成续流的功能，续流导通压降明显降低，并且器件的反向恢复速度更快于传统功率器件的寄生体二极管的反向恢复速度。

公开(公告)号：CN112103346A

公开(公告)日：2020-12-18

申请号：CN202011136918.0

申请日：2020-10-22

Applicant: 东南大学

Inventor： 刘斯扬 ,  隗兆祥 ,  周华 ,  付浩 ,  严晓雯 ,  魏家行 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

Abstract: 本发明提出了一种具有高击穿电压的沟槽碳化硅功率器件，其器件结构包括，N型衬底，N型缓冲层，N型外延层，呈方形阵列排布的多晶硅栅，多晶硅栅的外围设有栅氧化层，栅氧化层两侧设有P型体区和N型源区，P型体区上方设有P型源区，N型源区、P型源区和P型外延柱的上方设有源极金属，N型衬底下表面设有漏极金属。本发明提出的三维器件结构的四个顶角设有P‑外延柱，该外延柱是在衬底外延过程中采用多次离子注入和外延工艺与N型外延层同步形成。P‑外延柱上方与源极金属直接相连，侧壁由栅氧化层与多晶硅栅隔离，底部与N型外延层接触。P‑外延柱的底部与N型外延层形成PN结，器件外接正向压降时，该PN结反偏，可以承受很强的电场，替栅氧化层分担了一部分电场，使沟槽拐角处栅氧化层内的电场强度降低，以提高功率碳化硅器件的击穿电压以及可靠性。

公开(公告)号：CN111668312A

公开(公告)日：2020-09-15

申请号：CN202010541971.2

申请日：2020-06-15

Applicant: 东南大学

Inventor： 魏家行 ,  周华 ,  付浩 ,  隗兆祥 ,  严晓雯 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

Abstract: 本发明提出一种低导通电阻沟槽碳化硅功率器件及制造工艺，其元胞含N型衬底，N型外延层，沟槽，沟槽内设栅氧层和多晶硅栅，沟槽两侧设有P型体区、N型源区和P+体接触区，沟槽下方设P屏蔽层，P屏蔽层侧设N型埋层。N型埋层制造工艺：N型衬底上外延生长N型漂移区第一部分，之上采用离子注入工艺形成P屏蔽层和N型埋层，继续外延形成N型漂移区第二部分，进行后续工艺流程。本发明于P屏蔽层两侧设有N型埋层，将电场尖峰下移，降低了沟槽拐角电场，降低了界面态密度和缺陷，提高了栅氧层可靠性；消除了下方N型埋层，降低了器件栅电荷，改善了开关特性，进一步提高了器件耐压。

公开(公告)号：CN106252400B

公开(公告)日：2019-06-18

申请号：CN201610835934.6

申请日：2016-09-20

Applicant: 东南大学

Inventor： 孙伟锋 ,  李秀军 ,  叶然 ,  魏家行 ,  杨翰琪 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 一种厚膜SOI‑LIGBT器件及其抗闩锁能力的提高方法，包括P型衬底，在P型衬底上设有一层埋氧化层，在埋氧化层上方有N型漂移区，N型漂移区的内部设有P型体区和N型缓冲区，在P型体区表面设有P型阴极接触区和n型阴极接触区，接触区与阴极接触金属层相连，在N型缓冲区的表面设有P型阳极接触区，接触区与阳极接触金属层相连，N型漂移区的表面有场氧化层和导电多晶硅栅极，在阴极接触区、阳极接触区、场氧化层和导电多晶硅栅极的表面设有钝化层，其特征在于，器件阴极外侧设有隔离槽，隔离槽中导电多晶硅与阴极接触区以及阴极金属层短接，此方法增大隔离槽中导电多晶硅与N型漂移区之间电势差，减少流经P型体区中横向沟道的空穴电流，实现了抗闩锁能力的提高。

公开(公告)号：CN106328700B

公开(公告)日：2019-03-12

申请号：CN201610705225.6

申请日：2016-08-22

Applicant: 东南大学

Inventor： 孙伟锋 ,  魏家行 ,  陈欣 ,  李秀军 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: H01L29/778 ,  H01L29/06

Abstract: 一种增强型绝缘埋层AlGaN‑GaN高电子迁移率晶体管，包括：Si基衬底，在Si基衬底上形成有AlN成核层，在AlN成核层上形成有本征GaN层，在本征GaN层上形成有AlGaN掺杂层，在AlGaN掺杂层上表面形成栅绝缘层，在栅绝缘层上形成栅极，在AlGaN掺杂层上部形成源极且所述源极位于栅极的一侧，栅极的另一侧形成漏极，所述源极和漏极始于AlGaN掺杂层上部并止于本征GaN层内部，贯穿AlGaN掺杂层，在栅极、源极和漏极上形成有钝化层，其特征在于，在本征GaN层的内部设有绝缘层，所述绝缘层位于栅极正下方且始于AlGaN掺杂层下表面并止于AlN成核层上表面。

公开(公告)号：CN106340500B

公开(公告)日：2018-10-23

申请号：CN201610835860.6

申请日：2016-09-20

Applicant: 东南大学

Inventor： 刘斯扬 ,  叶然 ,  魏家行 ,  宋海洋 ,  王宁 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L23/367 ,  H01L23/48 ,  H01L23/49 ,  H01L25/16

Abstract: 一种具有不同截面直径焊线的功率模块，具有更低的工作结温以及更均匀的芯片温度分布，包括：散热底板，在散热底板上设有覆铜陶瓷基板，所述覆铜陶瓷基板包括陶瓷基板，在陶瓷基板的下表面上设有覆铜且覆铜设在散热底板的上表面上，在覆铜陶瓷基板上至少设有2个端子，所述端子连接于位于所述端子下方并设在陶瓷基板的上表面上的覆铜片上，在需要实现连接的两个端子中的一个端子下方的覆铜片上连接有功率芯片，所述功率芯片通过一排使用高电导率金属材料的焊线与所述需要实现连接的两个端子中的另一个端子连接，同一功率芯片上的焊线的截面直径反比于所述同一功率芯片上该焊线的端部焊点至与所述同一功率芯片所连接的端子之间的距离。

公开(公告)号：CN105185827A

公开(公告)日：2015-12-23

申请号：CN201510566720.9

申请日：2015-09-08

Applicant: 东南大学

Inventor： 刘斯扬 ,  魏家行 ,  周迁 ,  任晓飞 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/778 ,  H01L29/06

CPC classification number: H01L29/7786 ,  H01L29/0607 ,  H01L29/0611

Abstract: 一种AlGaN/GaN高电子迁移率功率半导体器件，包括：Si基衬底，在Si基衬底上形成有AlN成核层，在AlN成核层上形成有本征GaN层，在本征GaN层上形成有AlGaN掺杂层，在AlGaN掺杂层中形成有栅氧化层，所述栅氧化层贯穿AlGaN掺杂层且始于AlGaN掺杂层的下表面并止于AlGaN掺杂层的上表面，在栅氧化层的上表面形成有栅极，在AlGaN掺杂层的上表面栅极的一侧形成有源极，在AlGaN掺杂层的上表面栅极的另一侧形成有漏极，在栅极、源极和漏极上形成有钝化层，且源极和漏极通过钝化层与栅极相隔离，其特征在于，在AlGaN掺杂层的内部设有绝缘层且绝缘层的上表面裸露于AlGaN掺杂层的上表面，所述绝缘层与栅氧化层相接触且位于所述栅氧化层与漏极之间，这种结构的优点在于能够有效提高器件的击穿电压。

公开(公告)号：CN104698279A

公开(公告)日：2015-06-10

申请号：CN201510121313.7

申请日：2015-03-19

Applicant: 东南大学

Inventor： 刘斯扬 ,  张艺 ,  魏家行 ,  张春伟 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: G01R27/02

Abstract: 本发明公开了一种场效应晶体管电容-电压特性测试电路中的串联电阻的计算测定方法，首先对金属氧化物半导体场效应晶体管进行不同频率下的电容-电压特性测试；然后基于针对串联电阻效应的金属氧化物半导体场效应晶体管电容-电压特性的修正模型，将数据带入模型中修正出实际电容-电压曲线；最后将输入频率为时，某一扫描电压点对应的测试电容值和实际电容值带入串联电阻的公式，即可得到串联电阻的值。本发明计算方法中模型参数选取较灵活，可以选择积累区与耗尽区区间中的任意C-V测试数据离散点计算串联电阻；也无需考虑电路中器件的结构参数，弥补了传统计算方法中对氧化层电容存在估算误差的缺陷，适用范围广泛。

公开(公告)号：CN119004941B

公开(公告)日：2025-03-21

申请号：CN202410878048.6

申请日：2024-07-02

Applicant: 东南大学

Inventor： 刘斯扬 ,  刘照宽 ,  隗兆祥 ,  付浩 ,  魏家行 ,  孙伟锋 ,  时龙兴

IPC: G06F30/27 ,  G06F18/214

Abstract: 本发明涉及一种用于SiC MOSFET的电学性能退化预测方法，分析栅源电压、温度、退化时长的三种影响因素，依据构成SiC MOSFET基本模型，分别构建零漏源电压下长沟道阈值电压的第一退化表征模型结构、零偏电场下迁移率的第二退化表征模型结构、以及阈值电压一阶体效应系数的第三退化表征模型结构，然后执行关于目标SiC MOSFET器件的高温栅偏实验，并进行模型训练，分别获得第一退化表征模型、第二退化表征模型、第三退化表征模型；最后将所构建三个退化表征模型嵌入到传统SiC MOSFET器件电学特性SPICE模型中，获得用于预测电学性能退化的SiC MOSFET模型，实现电学性能退化的高效预测。