-
公开(公告)号：CN1300855C
公开(公告)日：2007-02-14
申请号：CN200310122609.8
申请日：2003-12-19
Applicant: 上海新傲科技有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明涉及一种绝缘体上的硅衬底上氧化铪和氧化铝混合结构新型高介电常数栅介质材料的制备方法。属于微电子与固体电子学中介质材料的制造工艺，其特征在于系利用超高真空电子束蒸发的技术，用HfO2源和Al2O3源共蒸发的方法在SOI衬底上制备高介电常数的栅介质材料。超高真空室工作时的真空度1×10-2pa，HfO2蒸发速率是Al2O3的2倍，沉积的HfO2和Al2O3混合结构薄膜为非晶结构，其厚度5-10nm。本方法相对于化学气相沉积等方法工艺简单、成本较低、生长速度快。制备的栅介质材料比常规的HfO2栅介质材料具有结晶温度高、热温度性好、界面产物少等优点。结合了SOI电路的优点，能更好的适应特征尺寸小于100nm的超大规模集成电路的需要。
-
公开(公告)号：CN1271423C
公开(公告)日：2006-08-23
申请号：CN200410018081.4
申请日：2004-04-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种一维紫外到可见光波段光子晶体的材料及制备方法，属于光电子技术领域。其特征在于以石英作衬底，利用超高真空电子束蒸发在石英衬底上交替生长SiO2、TiO2薄膜，各5～10层，设计SiO2薄膜厚度10nm～96nm，TiO2薄膜厚度10nm～96nm，从而制备出一维紫外到可见光波段光子晶体材料。超高真空电子束蒸发时的真空度10-6-10-8乇。本方法相对于分子束外延(MBE)等方法工艺简单，成本较低，并且生长速度快，实验证明光子带隙清晰，为光子晶体材料在器件上的应用提供了比较快捷的制备工艺，同时为制备更高维数的紫外到可见光波段光子晶体打下基础。本发明可以用于研发微电子光刻工艺的下两代光源，即90nm和75nm光源。
-
公开(公告)号：CN1172376C
公开(公告)日：2004-10-20
申请号：CN01139288.6
申请日：2001-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/Si1-XGeX/SiO2/Si或Si1-XGeX/SiO2/Si的Si1-XGeX-OI结构，前者Ge组分恒定，一般小于30%；后者由递变Ge组分的Si1-XGeX缓冲层和Ge组分固定的Si1-XGeX层组成一种以外延和离子注入和键合技术，并利用特定的热处理工艺实现应变异质结结构的应变反转，从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层Si1-XGeX薄层，注入H+离子或He+离子，注入能量为10keV～1MeV，剂量为1016～1017/cm2，形成气泡空腔层，利用键合工艺将另一片衬底材料于氧化硅片键合，在300～600℃下热处理，是键合片从气泡层处裂开，最后在800～1000℃、N2或Ar气氛中退火，加强键合，具有工艺简单、重复性和均匀性好的特点，且与常规硅集成电路工艺兼容。
-
公开(公告)号：CN1385906A
公开(公告)日：2002-12-18
申请号：CN02111828.0
申请日：2002-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种广义的绝缘体上半导体薄膜材料(SOI)及制备方法,属于微电子学领域。其特征在于利用氢、氦等离子注入与键合技术,形成以Si、SiC、SiGe、GaAs、InP、类金刚石等半导体薄膜材料为有源层,以SiO2、AlN、Al2O3、玻璃、石英等为绝缘埋层的新一代广义的SOI先进材料。这种结合了微电子领域的先进半导体材料与SOI技术的新型材料,在增加电路抗辐照性能、提高电路速度、降低功耗等方面具有重要的应用前景。
-
公开(公告)号：CN1383003A
公开(公告)日：2002-12-04
申请号：CN02111827.2
申请日：2002-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种具有双绝缘埋层SOI基的二维光子晶体波导及制备方法,属于光电子技术领域。特征在于顶层硅上形成具有线缺陷的二维周期结构,介质为Si或为硅和能与Si构成折射率差大于2的介质材料;周期常数a:0.18～0.5μm,介质孔径d:0.225～0.9μm;线缺陷宽度w=1.5～3a。双绝缘埋层为SiO2/Si3N4,或SiO2/Al2O3,或SiO2/AlN,或Al2O3/AlN,或Al2O3/Si3N4,或AlN/Si3N4中的一种,双绝缘埋层厚度0.2－3μm。其制作方法是采用改进智能剥离法H+、He+离子共注入然后结合电子束光刻和深反应离子刻蚀。本波导的优势是在大角度转弯时能量损失非常小,几乎为零,从而解决了光学集成电路中由于传统波导造成的瓶颈难题,使光子晶体在制备高集成、且与传统微电子平面加工工艺相匹配的光学集成电路中具有现实意义。
-
Patent Agency Ranking
公开(公告)号：CN1359158A
公开(公告)日：2002-07-17
申请号：CN01139288.6
申请日：2001-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/SiGe/SiO2/Si或SiGe/SiO2/Si的SiGe－OI结构,前者Ge组分恒定,一般小于30%;后者由递变Ge组分的SiGe缓冲层和Ge组分固定的SiGe层组成一种以外延和离子注入和键合技术,并利用特定的热处理工艺实现应变异质结结构的应变反转,从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层SiGe薄层,注入H+离子或He+离子,注入能量为10keV～1MeV,剂量为1016～1017/cm2,形成气泡空腔层,利用键合工艺将另一片衬底材料于氧化硅片键合,在300～600℃下热处理,是键合片从气泡层处裂开,最后在800～1000℃、N2或Ar气氛中退火,加强键合,具有工艺简单、重复性和均匀性好的特点,且与常规硅集成电路工艺兼容。
-
公开(公告)号：CN102637607B
公开(公告)日：2016-02-24
申请号：CN201110449519.4
申请日：2011-12-29
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/50 , H01L21/768
Abstract: 本发明提供了一种三维封装方法，包括如下步骤：提供半导体衬底和支撑衬底，所述半导体衬底依次包括重掺杂层和重掺杂层表面的轻掺杂层，所述轻掺杂层中包含至少一半导体器件；在半导体衬底和/或支撑衬底的表面形成绝缘层；以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起；采用自停止腐蚀工艺去除所述半导体衬底中的重掺杂层至露出轻掺杂层；在轻掺杂层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘；采用导电填充物填平所述贯孔。本发明的优点在于，通过采用具有轻掺杂层和重掺杂层的半导体衬底，可以在降低被减薄的衬底的厚度的同时保证衬底表面的平整度。
-
公开(公告)号：CN102768982A
公开(公告)日：2012-11-07
申请号：CN201210233332.5
申请日：2012-07-06
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/02
Abstract: 本发明提供了一种带有绝缘埋层的混合晶向衬底的制备方法，包括如下步骤：a）提供衬底，所述衬底包括支撑层、绝缘埋层和第一器件层，所述第一器件层具有第一晶向，所述衬底表面具有第一区域和第二区域；b）在第一器件层表面形成具有第二晶向的第二器件层，所述第一器件层和第二器件层的材料相同；c）将第一区域中的第二器件层再结晶使其具有第一晶向，并且在第一区域和第二区域的界面处形成分隔第二器件层的侧墙。本发明的优点在于通过对工艺实施顺序的调整和组合，巧妙实现了不同区域不同晶向器件层的集成，且所有区域均在绝缘埋层之上，避免了图形化的绝缘埋层所带来的器件和版图设计的困难。
-
公开(公告)号：CN102623362A
公开(公告)日：2012-08-01
申请号：CN201110449518.X
申请日：2011-12-29
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/60 , H01L21/56 , H01L23/522 , H01L23/482 , H01L25/00
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了涉及一种三维封装方法以及封装体，所述方法包括如下步骤：提供半导体衬底和支撑衬底，所述半导体衬底依次包括支撑层、支撑层表面的重掺杂层以及重掺杂层表面的器件层，所述器件层中包含至少一半导体器件；在半导体衬底和/或支撑衬底的表面形成绝缘层；以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起；采用自停止腐蚀工艺去除所述半导体衬底中的支撑层和重掺杂层；在器件层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘；采用导电填充物填平所述贯孔。本发明的优点在于在降低被减薄的衬底的厚度的同时保证衬底表面的平整度。
-
公开(公告)号：CN102637607A
公开(公告)日：2012-08-15
申请号：CN201110449519.4
申请日：2011-12-29
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/50 , H01L21/768
Abstract: 本发明提供了一种三维封装方法，包括如下步骤：提供半导体衬底和支撑衬底，所述半导体衬底依次包括重掺杂层和重掺杂层表面的轻掺杂层，所述轻掺杂层中包含至少一半导体器件；在半导体衬底和/或支撑衬底的表面形成绝缘层；以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起；采用自停止腐蚀工艺去除所述半导体衬底中的重掺杂层至露出轻掺杂层；在轻掺杂层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘；采用导电填充物填平所述贯孔。本发明的优点在于，通过采用具有轻掺杂层和重掺杂层的半导体衬底，可以在降低被减薄的衬底的厚度的同时保证衬底表面的平整度。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.05 seconds)
