-
公开(公告)号：CN111327331A
公开(公告)日：2020-06-23
申请号：CN201911132195.4
申请日：2019-11-19
Applicant: 三星电子株式会社
IPC: H03M13/11
Abstract: 公开了纠错码电路、半导体存储器装置以及存储器系统。半导体存储器装置的纠错码电路包括校正子生成电路和纠正电路。响应于解码模式信号，校正子生成电路通过使用第一奇偶校验矩阵和第二奇偶校验矩阵中的一个基于从存储器单元阵列读取的码字中的消息和第一奇偶校验位，来生成校正子。纠正电路接收所述码字，基于校正子纠正所述码字中的(t1+t2)个错误位的至少一部分，并输出纠正的消息。这里，t1和t2分别是大于0的自然数。
-
公开(公告)号：CN111145827A
公开(公告)日：2020-05-12
申请号：CN201911065454.6
申请日：2019-11-04
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 提供了一种半导体存储器装置的错误校正码(ECC)解码器。ECC解码器包括ECC检查器、校正子发生器和错误检测/校正电路。ECC检查器生成特征信息，特征信息表示与从存储器单元阵列中的目标页读取的输入码字中的消息位相关联的第一错误信息。校正子发生器通过基于奇偶校验矩阵对输入码字中的消息位和奇偶校验位执行运算，输出表示与输入码字相关联的第二错误信息的校正子向量。错误检测/校正电路通过基于特征信息和校正子向量选择性地校正输入码字中的错误位来生成传输码字，生成指示传输码字是否包括错误位的标志信号，以及基于传输码字输出传输消息。
-
公开(公告)号：CN110377453A
公开(公告)日：2019-10-25
申请号：CN201910067433.1
申请日：2019-01-24
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 公开了一种半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括：存储器单元阵列，包括多个存储器单元；纠错码(ECC)引擎，被配置为检测和/或校正读取数据中的至少一个错误位，并被配置为生成指示所述至少一个错误位是否被检测到和/或被校正的解码状态标志，其中，读取数据从存储器单元阵列读取；通道接口电路，被配置为从ECC引擎接收读取数据和解码状态标志，并被配置为将读取数据和解码状态标志发送至存储器控制器，其中，通道接口电路被配置为通过引脚将解码状态标志发送至存储器控制器；控制逻辑电路，被配置为响应于来自存储器控制器的地址和命令，控制ECC引擎和通道接口电路。
-
公开(公告)号：CN109933456A
公开(公告)日：2019-06-25
申请号：CN201811300521.3
申请日：2018-11-02
Applicant: 三星电子株式会社
Abstract: 公开一种操作存储器控制器的方法，所述存储器控制器通过使用与卷积型低密度奇偶校验(LDPC)码对应的奇偶校验矩阵来执行解码，所述方法包括：从至少一个存储器装置接收码字，所述码字包括第一子码字和第二子码字；通过使用基于包括在奇偶校验矩阵中的并与第一子码字相关联的第一子矩阵设置的第一方向上的第一滑动窗口来将第一子码字解码为第一数据；通过使用基于包括在奇偶校验矩阵中的并与第二子码字相关联的第二子矩阵设置的第二方向上的第二滑动窗口来将第二子码字解码为第二数据。
-
公开(公告)号：CN109818626A
公开(公告)日：2019-05-28
申请号：CN201811397209.0
申请日：2018-11-22
Applicant: 三星电子株式会社
IPC: H03M13/11
Abstract: 本公开提供了解码低密度奇偶校验码的方法、解码器及存储器系统。一种解码低密度奇偶校验(LDPC)码的方法，包括：将LDPC码的奇偶校验矩阵划分为多个子块。该方法还包括：对于多次解码迭代中的每一个，在解码调度中执行多个子块中的多个目标子块中的每个目标子块的节点操作，所述多个目标子块对应于多次解码迭代中的当前解码迭代，基于每个目标子块的节点操作的结果来估计每个目标子块的可靠性，并基于每个目标子块的可靠性来调整解码调度。
-
Patent Agency Ranking
公开(公告)号：CN105390162A
公开(公告)日：2016-03-09
申请号：CN201510524223.2
申请日：2015-08-24
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 本发明提供了一种纠错解码器的操作方法、一种存储装置和一种纠错解码器的低密度奇偶校验方法。所述纠错解码器的操作方法包括步骤：接收数据；设置各可变节点的初始对数似然值；以及通过利用与选择的可变节点关联的最小值和最小候选值更新选择的可变节点的对数似然值来解码接收到的数据。最小值指示与选择的可变节点共享校验节点并包括选择的可变节点的各第一可变节点的对数似然值的绝对值的最小的值。最小候选值指示从第一可变节点中比对应于所述最小值的那一个节点更晚选择的各第二可变节点的对数似然值的绝对值中的大于所述最小值且最小的值。
-
公开(公告)号：CN113094203B
公开(公告)日：2025-04-11
申请号：CN202010894129.7
申请日：2020-08-31
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列、纠错电路和控制逻辑电路。纠错电路包括纠错码(ECC)解码器，纠错码(ECC)解码器用于对从存储器单元阵列的目标页读取的包括主数据和奇偶校验数据的码字执行ECC解码，以校正读取的码字中的错误。控制逻辑电路基于来自外部存储器控制器的命令和地址来控制纠错电路。ECC解码器具有t位纠错能力，使用奇偶校验矩阵基于码字生成校正子，在t‑2个循环期间执行t个迭代以基于校正子生成错误定位多项式，基于错误定位多项式搜索码字中的错误位置，并且基于搜索到的错误位置校正码字中的错误。
-
公开(公告)号：CN109753377B
公开(公告)日：2025-03-14
申请号：CN201811059583.X
申请日：2018-09-11
Applicant: 三星电子株式会社
Abstract: 一种极化码编码和解码方法包括生成第一子码字和第二子码字。子码字与预码字相对应，并且预码字具有共享数据方面。子码字针对存储在存储器中的数据提供有用的错误恢复。当从存储器中读取数据时，进行解码。数据读取操作可以包括硬判决解码、软判决解码或硬判决解码后接软判决解码。在该方法中，共享数据方面用于对最初未成功解码的第一子码字进行解码。还提供了一种装置。
-
公开(公告)号：CN119380791A
公开(公告)日：2025-01-28
申请号：CN202410926917.8
申请日：2024-07-11
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了存储器模块和存储器模块的控制器的操作方法。示例基于CXL（计算快速链接）的存储器模块包括存储器装置和控制器。所述存储器装置包括多个易失性存储器单元，并且存储数据或读取存储的数据。控制器通过CXL接口与主机装置通信并且控制存储器装置。控制器包括：纠错码（ECC）电路，通过将基于里德‑所罗门编码生成的奇偶校验向量添加到从主机装置接收的数据来生成第一码字；错误注入电路，生成错误码元并且通过将错误码元注入到第一码字的至少一部分中来生成第二码字；以及存储器装置接口，控制存储器装置，使得被注入错误码元的第二码字被存储在存储器装置中。控制器确定被注入到第二码字中的错误码元的数量。
-
公开(公告)号：CN118335169A
公开(公告)日：2024-07-12
申请号：CN202311694517.0
申请日：2023-12-11
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件及其操作方法。所述存储器件包括：ECC电路，对输入数据执行ECC编码以生成写入数据；以及存储单元阵列，包括存储所述写入数据的多个存储单元。所述ECC电路包括：数据拆分器，将所述输入数据拆分成第一子数据和第二子数据；第一ECC编码器，对所述第一子数据执行ECC编码以生成第一子奇偶校验数据；第二ECC编码器，对所述第二子数据执行ECC编码以生成第二子奇偶校验数据；以及数据加扰器，基于所述存储单元阵列的结构对所述第一子数据、所述第二子数据、所述第一子奇偶校验数据和所述第二子奇偶校验数据执行数据加扰操作以生成所述写入数据。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.033 seconds)
