公开(公告)号：CN1293646C

公开(公告)日：2007-01-03

申请号：CN200410004335.7

申请日：2004-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄健朝 ,  王昭雄 ,  葛崇祜 ,  李文钦 ,  胡正明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7842 ,  H01L21/2807 ,  H01L29/7782 ,  Y10S438/933

Abstract: 本发明提供一种增加沟道载流子流动性的结构，结构包括一复合半导体基底、一栅极、一源极区及一漏极区、一金属硅化物层及一拉伸应力层；其中，复合半导体基底由一第一硅基底层、一第一硅锗基底层、一第二硅锗基底层及一第二硅基底层所组成，第二硅基底层形成于顶部；栅极形成于复合半导体基底上；源极区及漏极区分别形成于栅极两侧的复合半导体基底上；金属硅化物层分别形成于栅极、源极区及漏极区上；及拉伸应力层覆盖于复合半导体基底及其它组件上。

公开(公告)号：CN1291499C

公开(公告)日：2006-12-20

申请号：CN02811854.5

申请日：2002-05-30

Applicant: 国际商业机器公司

Inventor： 古川俊治 ,  马克·黑凯 ,  史蒂文·霍尔姆斯 ,  戴维·霍雷克 ,  威廉·马

IPC: H01L29/49 ,  H01L21/28 ,  H01L29/786

CPC classification number: H01L29/66484 ,  H01L21/2807 ,  H01L29/7831 ,  H01L29/78645 ,  H01L29/78648

Abstract: 本发明提供一种双或双重栅极逻辑器件，其具有始终自对准的栅极导体，且其沟道的宽度不变。本发明还提供一种选择性地蚀刻含锗栅极导体材料，而不明显地蚀刻相邻硅沟道材料的方法。按此方式，栅极导体可被包覆于介电壳中，而不改变硅沟道的长度。此沟道材料可采用单晶硅晶片。自对准的双栅极MOSFET的柱或叠层，利用蚀刻并列重叠的含锗栅极导体区域所形成。栅极导体材料和介电绝缘材料的垂直蚀刻，提供了基本充分的自对准双栅极叠层。本发明同时提出一种可选择性地蚀刻栅极导体材料，而不蚀刻沟道材料的工艺。

公开(公告)号：CN1276487C

公开(公告)日：2006-09-20

申请号：CN01818890.7

申请日：2001-11-13

Applicant: 国际商业机器公司

Inventor： 吉川俊治 ,  M·哈基 ,  S·霍梅斯 ,  D·霍拉克 ,  E·诺瓦克

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/265 ,  H01L29/78 ,  H01L29/423 ,  H01L29/10 ,  H01L29/49

CPC classification number: H01L29/6659 ,  H01L21/26586 ,  H01L21/2807 ,  H01L21/28114 ,  H01L21/28123 ,  H01L29/1045 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/4991 ,  H01L29/7833

Abstract: FET具有T形栅。FET具有自对准到T的底部的晕圈扩散和自对准到顶部的扩展扩散。晕圈由此与扩展注入分离，并且这提供显著的优点。T形栅的顶部和底部可以由两种不同的材料例如锗和硅的层形成。一起构图这两层。然后选择性地化学反应底层的暴露的边缘并腐蚀掉反应产物以便提供凹槽。在另一个实施例中，栅由单一栅导体形成。沿侧壁共形地淀积金属，凹陷腐蚀以便暴露侧壁的顶部，加热以便沿底部形成硅化物。腐蚀硅化物来提供凹槽。

公开(公告)号：CN1525574A

公开(公告)日：2004-09-01

申请号：CN200410004335.7

申请日：2004-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄健朝 ,  王昭雄 ,  葛崇祜 ,  李文钦 ,  胡正明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7842 ,  H01L21/2807 ,  H01L29/7782 ,  Y10S438/933

Abstract: 本发明提供一种增加信道载子流动性的结构，结构包括一复合半导体基底、一闸极、一源极区及一汲极区、一金属硅化物层及一拉伸应力层；其中，复合半导体基底由一第一硅基底层、一第一硅锗基底层、一第二硅锗基底及一第二硅基底层所组成，第二硅基底层形成于顶部；闸极形成于复合半导体基底上；源极区及汲极区分别形成于闸极两侧的复合半导体基底上；金属硅化物层分别形成于闸极、源极区及汲极区上；及拉伸应力层覆盖于复合半导体基底及其它组件上。

公开(公告)号：CN1095196C

公开(公告)日：2002-11-27

申请号：CN95197621.4

申请日：1995-12-21

Applicant: 英特尔公司

Inventor： R·S·曹 ,  C·-H·彻恩 ,  C·-H·雅 ,  K·R·维尔顿 ,  P·A·佩卡恩 ,  L·D·尧

IPC: H01L21/44 ,  H01L21/265 ,  H01L21/465 ,  H01L29/04 ,  H01L29/06 ,  H01L29/76

CPC classification number: H01L29/0847 ,  H01L21/2254 ,  H01L21/2257 ,  H01L21/2807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823864 ,  H01L29/41775 ,  H01L29/41783 ,  H01L29/45 ,  H01L29/4925 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66613 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834

Abstract: 具有超浅端区(214)的新型晶体管(200)及其制造方法。本发明的新型晶体管有一个源/漏扩展或端区(210)，该源/漏扩展或端区包括延伸到栅电极和突起的区域(216)下的超浅区(214)。

公开(公告)号：CN1323059A

公开(公告)日：2001-11-21

申请号：CN00135979.7

申请日：2000-12-15

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28247 ,  H01L21/2807 ,  H01L21/28518 ,  H01L29/4966

Abstract: 关于具备多晶硅金属栅的半导体装置,可得到即使在导入到半导体膜内的杂质扩散到阻挡膜内的情况下也能抑制栅电阻的上升的半导体装置的制造方法。首先,在硅衬底1上按顺序形成氧化硅膜2和掺杂多晶硅膜3b。其次,在掺杂多晶硅膜3b上形成掺杂多晶硅－锗膜6b,作为其杂质的激活率比多晶硅的杂质的激活率高的膜。其次,在掺杂多晶硅－锗膜6b上按顺序形成阻挡膜7、金属膜8和阻挡膜9。

公开(公告)号：CN204289459U

公开(公告)日：2015-04-22

申请号：CN201420524534.X

申请日：2014-09-12

Applicant: 意法半导体(图尔)公司

Inventor： S·梅纳德

IPC: H01L29/74 ,  H01L29/06 ,  H01L29/41

CPC classification number: H01L29/74 ,  H01L21/2807 ,  H01L21/306 ,  H01L29/0692 ,  H01L29/0834 ,  H01L29/0839 ,  H01L29/102 ,  H01L29/32 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66363 ,  H01L29/66545 ,  H01L29/7408

Abstract: 本实用新型涉及一种垂直结构的可控硅型部件。垂直结构的SCR型部件具有在第一导电类型的硅区域上形成的主上部电极，所述硅区域本身形成在第二导电类型的硅层中，其中所述区域在如下部位中被中断：其中所述层的材料与所述电极接触的第一部位，以及由在所述层与所述电极之间延伸的电阻性多孔硅制成的第二部位。