公开(公告)号：CN102034792B

公开(公告)日：2016-03-23

申请号：CN201010190609.1

申请日：2010-05-27

申请人： 海力士半导体有限公司

发明人： 李镇九 ,  李泳昊 ,  李美梨

IPC分类号： H01L23/532 ,  H01L21/768

CPC分类号： H01L29/7845 ,  H01L21/28518 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888 ,  H01L29/41791 ,  H01L29/42356 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/7856

摘要： 本发明涉及一种具有一侧接触的半导体器件及其制造方法。一种制造半导体器件的方法，包括：在半导体衬底上形成掺杂有杂质用于形成单元结的第一导电层；在第一导电层上形成第二导电层；通过蚀刻第二导电层和第一导电层形成多个有源区，所述多个有源区通过沟槽彼此隔离；形成侧接触，所述侧接触与有源区的第一导电层的侧壁连接；以及形成多个金属位线，每个金属位线均与侧接触连接并填充每个沟槽的一部分。

公开(公告)号：CN102314935B

公开(公告)日：2016-03-16

申请号：CN201110042329.0

申请日：2011-02-22

申请人： 海力士半导体有限公司

发明人： 朴炳权

IPC分类号： G11C11/402 ,  G11C11/401

CPC分类号： G11C7/22 ,  G11C11/406 ,  G11C11/40618 ,  G11C29/00

摘要： 一种用于控制多个层叠半导体芯片的刷新操作的系统，包括：第一半导体芯片，被配置为将用于执行刷新操作的刷新信号和半导体芯片辨别信号输出；以及多个第二半导体芯片，被配置为响应于刷新信号和半导体芯片辨别信号以不同的定时来执行刷新操作。

公开(公告)号：CN102646638B

公开(公告)日：2016-03-02

申请号：CN201210033866.3

申请日：2012-02-15

申请人： 海力士半导体有限公司

发明人： 金俊基

IPC分类号： H01L21/8242 ,  H01L21/768 ,  H01L27/108 ,  H01L23/528

CPC分类号： H01L28/60 ,  H01L21/30625 ,  H01L21/76802 ,  H01L21/76877 ,  H01L21/76885 ,  H01L21/76895 ,  H01L27/10844 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/91

摘要： 本发明的实施例提供了一种包括电容器和金属接触的半导体装置及其制造方法。该方法包括：在单元区和外围区上或中形成第一模层，形成穿透单元区中的第一模层的第一存储节点和穿透外围区中的第一模层的第一接触，在第一模层上形成第二模层，形成穿透第二模层以连接至第一存储节点的相应存储节点的第二存储节点，除去单元区和外围区中的第二模层以及单元区中的第一模层，以留下外围区中的第一模层，以及形成穿透第一层间绝缘层以连接至第一接触的第二接触。还提供了相关的装置。

公开(公告)号：CN102569201B

公开(公告)日：2016-03-02

申请号：CN201110275121.3

申请日：2011-09-16

申请人： 海力士半导体有限公司

发明人： 黄义晟

IPC分类号： H01L21/8242 ,  H01L21/768

CPC分类号： H01L27/10885 ,  H01L21/743

摘要： 本发明提供一种制造具有掩埋位线的半导体器件的方法，包括以下步骤：刻蚀衬底以形成将有源区分隔开的沟槽；形成绝缘层，所述绝缘层具有使每个有源区的侧壁的一部分开放的开口；形成硅层图案以间隙填充每个沟槽的一部分并覆盖绝缘层中的开口；在硅层图案之上形成金属层；以及形成金属硅化物层作为掩埋位线，其中当金属层与硅层图案反应时形成金属硅化物层。

公开(公告)号：CN102385926B

公开(公告)日：2016-02-24

申请号：CN201110254528.8

申请日：2011-08-31

申请人： 海力士半导体有限公司

发明人： 具旼奎

IPC分类号： G11C16/12

CPC分类号： G11C17/165 ,  G11C16/08 ,  G11C17/18

摘要： 本发明公开了一种存储器件包括：模块开关，所述模块开关用于响应于模块选择信号的电压电平来将供应给全局线的操作电压传送至与存储器单元阵列相耦接的局部线；以及负电压传送电路，所述负电压传送电路用于传输负电压作为模块选择信号以在当操作电压具有负电平时将全局线与局部线耦接，而在当模块选择信号被禁止时使全局线与局部线断开。

公开(公告)号：CN102214578B

公开(公告)日：2016-02-17

申请号：CN201010502373.0

申请日：2010-09-28

申请人： 海力士半导体有限公司

发明人： 金经都

IPC分类号： H01L21/336 ,  H01L21/28 ,  H01L21/283

CPC分类号： H01L27/10876 ,  H01L21/823437 ,  H01L21/823487 ,  H01L27/10891 ,  H01L29/4236

摘要： 本发明公开了一种半导体器件及其制造方法，该方法包括在形成线型的有源区之后形成埋入式栅极。所述埋入式栅极包括操作栅极和非操作栅极。所述非操作栅极的栅电极层(导电材料)的高度形成为低于所述操作栅极的栅电极层的高度，从而增加了阈值电压并防止注入了离子的有源区与非操作栅极重叠。结果，防止产生栅极引发漏极漏电流(GIDL)以改善半导体器件的刷新特性。

公开(公告)号：CN102314948B

公开(公告)日：2016-02-10

申请号：CN201010284763.5

申请日：2010-09-17

申请人： 海力士半导体有限公司

发明人： 金南经 ,  崔正旻

IPC分类号： G11C16/10 ,  G11C16/02

CPC分类号： G11C16/14 ,  G11C16/0483 ,  G11C29/44 ,  G11C2029/0409

摘要： 本发明公开了一种非易失性存储器件，包括：多个存储块；多个擦除检测单元，分别设置在所述多个存储块处，并被配置为各自检测相应的存储块的擦除；以及控制单元，被配置为当在存储块上执行的擦除操作的次数大于基准值时，确定所述存储块是坏块，其中在存储块上执行的擦除操作的次数是由相应的擦除检测单元检测的。

公开(公告)号：CN102467953B

公开(公告)日：2016-01-20

申请号：CN201110252230.3

申请日：2011-08-30

申请人： 海力士半导体有限公司

发明人： 郭承煜

IPC分类号： G11C7/22

CPC分类号： G11C7/1009 ,  G11C7/1063 ,  G11C7/22 ,  G11C7/222

摘要： 本发明提供一种半导体存储装置，包括：共用焊盘，所述共用焊盘被配置为在读取操作中输出读取操作控制信号，并在写入操作中接收写入操作控制信号。

公开(公告)号：CN102314945B

公开(公告)日：2016-01-20

申请号：CN201110036145.3

申请日：2011-02-11

申请人： 海力士半导体有限公司

发明人： 金京男

IPC分类号： G11C16/06 ,  G06F12/06

CPC分类号： G11C16/20 ,  G06F12/0246 ,  G06F2212/7206

摘要： 本发明提供一种非易失性存储装置以及一种用于在加电操作期间处理多个配置数据组的方法。所述非易失性存储装置包括存储器件，所述存储器件包括用于储存配置数据组的配置信息存储块。配置信息处理电路被配置为在第一控制时钟信号的控制下，确定在作为加电操作的初始阶段的第一时段期间从存储器件输出的配置数据组的大数。配置信息处理电路还被配置为在周期比第一控制时钟信号的周期短的第二控制时钟信号的控制下，确定在第一时段之后的第二时段期间从存储器件输出的配置数据组的大数。

公开(公告)号：CN102347331B

公开(公告)日：2015-12-02

申请号：CN201110025856.0

申请日：2011-01-20

申请人： 海力士半导体有限公司

发明人： 金燦佑

IPC分类号： H01L27/108 ,  H01L21/8242

CPC分类号： H01L29/7827 ,  H01L21/7682 ,  H01L21/76831 ,  H01L21/76865 ,  H01L21/76883 ,  H01L27/10876 ,  H01L27/10885

摘要： 本发明公开了一种半导体器件及其制造方法。半导体器件的制造方法包括：在半导体基板中形成一个或多个埋入式栅极；在所述埋入式栅极之间形成连接插塞；在半导体基板上形成使连接插塞露出的位线区域；在位线区域中形成粘合层；在位线区域中形成位线材料，并移除形成在位线区域的内侧壁上的粘合层；以及在移除了粘合层的部分中埋入绝缘材料。形成在镶嵌位线的侧壁上的氮化钛(TiN)膜被移除，这样维持了位线的电阻并减小了位线的寄生电容，从而改善了器件特性。