用于半导体装置的竖直分离的存储节点和存取装置

    公开(公告)号:CN115000068B

    公开(公告)日:2023-07-18

    申请号:CN202111437514.X

    申请日:2021-11-30

    Abstract: 本发明涉及用于半导体装置的竖直分离的存储器节点和存取装置。提供用于竖直堆叠的存储器单元的阵列的系统、方法和设备。所述竖直堆叠的存储器单元具有:水平定向的存取装置,其具有第一源极/漏极区、沟道区和第二源极/漏极区;和存储节点,其竖直地与所述存取装置分离。

    用于竖直三维(3D)存储器的水平存取装置的主体下触点

    公开(公告)号:CN114121816B

    公开(公告)日:2023-06-06

    申请号:CN202110862339.2

    申请日:2021-07-29

    Abstract: 本申请涉及用于竖直三维3D存储器的水平存取装置的主体下触点。提供了用于竖直堆叠存储器单元阵列的系统、方法和设备,所述竖直堆叠存储器单元阵列具有:水平取向存取装置,所述水平取向存取装置具有由沟道区域分离的第一源极/漏极区域和第二源极/漏极区域,以及与所述沟道区域相对的栅极;竖直取向存取线,所述竖直取向存取线耦合到所述栅极并由栅极电介质与所述沟道区域分离。所述存储器单元具有耦合到所述第二源极/漏极区域的水平取向存储节点和耦合到所述第一源极/漏极区域的水平取向数位线。竖直主体触点的主体下导电触点与一或多个所述水平取向存取装置中的主体区域形成直接电接触并且由电介质与所述第一源极/漏极区域和所述水平取向数位线分离。

    形成晶体管的方法及形成存储器单元阵列的方法

    公开(公告)号:CN111164755B

    公开(公告)日:2023-06-06

    申请号:CN201880063923.8

    申请日:2018-10-11

    Abstract: 本发明的实施例包括一种形成晶体管的方法,其包括:形成具有导电栅极材料的竖向最外表面的栅极构造,所述竖向最外表面低于所述栅极构造的两侧旁及所述两侧上方的半导体材料的竖向外表面。使用屏蔽材料来覆盖所述半导体材料及所述导电栅极材料的顶部,所述半导体材料的两对两个相对侧壁表面横向暴露于所述栅极构造的所述两侧上方。在所述覆盖之后,所述栅极构造的所述两侧上方的所述半导体材料经受通过所述两对中的每一者的所述两个横向暴露的相对侧壁表面中的每一者的单层掺杂且由此在所述栅极构造的所述两侧上方形成掺杂源极/漏极区域。

    用于存储器装置的间距减小的存储器子系统

    公开(公告)号:CN115956295A

    公开(公告)日:2023-04-11

    申请号:CN202180049925.3

    申请日:2021-07-24

    Abstract: 一种存储器装置包含存储器单元阵列和多个位线,其中每一位线连接到所述存储器单元阵列的存储器单元的相应集合。所述存储器装置包含具有第一和第二存储器电路的存储器子系统。每一第一存储器电路可横向邻近于第二存储器电路安置。每一第一存储器电路包含第一位线连接且每一第二存储器电路包含第二位线连接,所述第一和第二位线连接可连接到相应位线。每一第一位线连接安置于所述存储器子系统的第一位线连接线上且每一第二位线连接安置于所述存储器子系统的第二位线连接线上,且所述第二位线连接线可从所述第一位线连接线偏移大于零的预定距离。

    形成微电子装置的方法和相关微电子装置、存储器装置和电子系统

    公开(公告)号:CN114823496A

    公开(公告)日:2022-07-29

    申请号:CN202210094004.5

    申请日:2022-01-26

    Abstract: 本申请涉及形成微电子装置的方法,和相关微电子装置、存储器装置和电子系统。所述形成微电子装置的方法包括形成包括布置成层次的竖直交替的绝缘结构和导电结构的堆叠结构。所述层次中的每一个个别地包括所述绝缘结构中的一个和所述导电结构中的一个。牺牲材料形成于所述堆叠结构之上且柱结构形成为竖直延伸穿过所述堆叠结构和所述牺牲材料。所述方法包括:在所述柱结构的上部部分内形成导电插塞结构;形成竖直延伸穿过所述堆叠结构和所述牺牲材料的狭槽;至少部分地去除所述牺牲材料以形成水平插入在所述导电插塞结构之间的开口;和在所述开口内形成低K介电材料。

    具有升高的延伸区和半导体鳍片的晶体管

    公开(公告)号:CN114597216A

    公开(公告)日:2022-06-07

    申请号:CN202111459315.9

    申请日:2021-12-02

    Abstract: 本申请涉及具有升高的延伸区和半导体鳍片的晶体管。本发明提供设备以及形成类似晶体管的方法,所述设备具有连接在电压节点与负载节点之间的晶体管,其中所述晶体管包括:介电材料,其上覆半导体材料,所述半导体材料包括鳍片且具有第一导电类型;导体,其上覆所述介电材料;第一延伸区基底和第二延伸区基底,其形成在所述半导体材料中且具有第二导电类型;第一延伸区竖板和第二延伸区竖板,其形成为上覆相应第一延伸区基底和相应第二延伸区基底且具有所述第二导电类型;以及第一源极/漏极区和第二源极/漏极区,其形成在相应第一延伸区竖板和相应第二延伸区竖板中且具有呈比其相应延伸区竖板更高的导电水平的所述第二导电类型。

    用于竖直三维(3D)存储器的水平存取装置的主体下触点

    公开(公告)号:CN114121816A

    公开(公告)日:2022-03-01

    申请号:CN202110862339.2

    申请日:2021-07-29

    Abstract: 本申请涉及用于竖直三维3D存储器的水平存取装置的主体下触点。提供了用于竖直堆叠存储器单元阵列的系统、方法和设备,所述竖直堆叠存储器单元阵列具有:水平取向存取装置,所述水平取向存取装置具有由沟道区域分离的第一源极/漏极区域和第二源极/漏极区域,以及与所述沟道区域相对的栅极;竖直取向存取线,所述竖直取向存取线耦合到所述栅极并由栅极电介质与所述沟道区域分离。所述存储器单元具有耦合到所述第二源极/漏极区域的水平取向存储节点和耦合到所述第一源极/漏极区域的水平取向数位线。竖直主体触点的主体下导电触点与一或多个所述水平取向存取装置中的主体区域形成直接电接触并且由电介质与所述第一源极/漏极区域和所述水平取向数位线分离。

Patent Agency Ranking