公开(公告)号：CN105870116B

公开(公告)日：2020-10-27

申请号：CN201610022590.7

申请日：2016-01-14

Applicant: 瑞萨电子株式会社

Inventor： 三浦喜直 ,  宫本广信 ,  冈本康宏

IPC: H01L27/02 ,  H01L25/07 ,  H01L27/06 ,  H01L29/20 ,  H01L29/205 ,  H01L29/778 ,  H01L29/872 ,  H01L23/49 ,  H01L23/482 ,  H02M7/5387

Abstract: 本发明涉及一种半导体器件。限制了半导体器件的切换波形的振铃。例如，安置互连(L5)，其用作功率晶体管(Q3)的源极和二极管(D4)的阴极，并且还用作功率晶体管(Q4)的漏极和二极管(D3)的阳极。换句话讲，功率晶体管和与这个功率晶体管串联耦合的二极管形成在同一半导体芯片中；另外，用作功率晶体管的漏极的互连和用作二极管的阳极的互连彼此共用。这个结构使得可以减小彼此串联耦合的功率晶体管和二极管之间的寄生电感。

公开(公告)号：CN104716176B

公开(公告)日：2019-06-14

申请号：CN201410784150.6

申请日：2014-12-16

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  三浦喜直 ,  井上隆

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/417

CPC classification number: H01L29/7787 ,  H01L21/0274 ,  H01L21/3065 ,  H01L23/535 ,  H01L29/0649 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/1087 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/402 ,  H01L29/4175 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7786

Abstract: 根据本发明的各个实施例，半导体器件的特性得到改进。该半导体器件包括：形成在衬底上方的电位固定层、沟道下层、沟道层和势垒层、穿过势垒层并且一直到达沟道层中部的沟槽、经由绝缘膜设置在沟槽中的栅极电极、以及分别形成在势垒层之上在栅极电极两侧的源极电极和漏极电极。在一直到达电位固定层的通孔内的耦合部将电位固定层与源极电极电耦合。这可以减少特性诸如阈值电压和导通电阻的波动。

公开(公告)号：CN108933177A

公开(公告)日：2018-12-04

申请号：CN201810509445.0

申请日：2018-05-24

Applicant: 瑞萨电子株式会社

Inventor： 宫本广信 ,  中山达峰 ,  冈本康宏 ,  壶井笃司

IPC: H01L29/78 ,  H01L29/778 ,  H01L29/20 ,  H01L21/335 ,  H01L21/336

Abstract: 本发明涉及制造半导体器件的方法和半导体器件。使用氮化物半导体的半导体器件的特性得到改善。本发明的半导体器件包括缓冲层、沟道层、势垒层、台面型2DEG溶解层、源电极、漏电极、形成在台面型2DEG溶解层上的栅极绝缘膜、以及上覆栅电极。半导体器件的栅极绝缘膜包括形成在台面型2DEG溶解层上的溅射膜以及形成在溅射膜上的CVD膜。溅射膜是通过使用包括绝缘体的靶材的溅射处理在非氧化气氛中形成的。这使得可以降低MOS界面处和栅极绝缘膜中的正电荷量并且增加阈值电压，并且从而改善常关特性。

公开(公告)号：CN104051515B

公开(公告)日：2018-10-16

申请号：CN201410090758.9

申请日：2014-03-12

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  根贺亮平 ,  金泽全彰 ,  井上隆

IPC: H01L29/778

Abstract: 本发明提供了一种半导体器件，为了改进半导体器件的性能。例如，假设在缓冲层和沟道层之间插入超晶格层，被引入到形成超晶格层的一部分的氮化物半导体层中的受主的浓度高于被引入到形成超晶格层的另一部分的氮化物半导体层中的受主的浓度。也即，被引入到具有小带隙的氮化物半导体层中的受主的浓度高于被引入到具有大带隙的氮化物半导体层中的受主的浓度。

公开(公告)号：CN104009075B

公开(公告)日：2018-07-27

申请号：CN201410053952.X

申请日：2014-02-18

Applicant: 瑞萨电子株式会社

Inventor： 河合徹 ,  井上隆 ,  中山达峰 ,  冈本康宏 ,  宫本広信

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/205 ,  H01L21/335

CPC classification number: H01L29/778 ,  H01L21/76895 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/2003 ,  H01L29/36 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/452 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7786 ,  H01L29/7789

Abstract: 本发明涉及半导体装置。提高半导体装置的特性。半导体装置构成为具有在基板(S)的上方形成的缓冲层(BU)、沟道层(CH)及势垒层(BA)、贯通势垒层(BA)而达到至沟道层(CH)的中途的槽(T)、以及在该槽(T)内隔着栅极绝缘膜(GI)地配置的栅电极(GE)。另外,沟道层(CH)含有n型杂质,沟道层(CH)的缓冲层(BU)侧的区域相比于势垒层(BA)侧的区域,n型杂质的浓度更大,缓冲层(BU)由带隙比沟道层(CH)宽的氮化物半导体构成。例如,沟道层(CH)由GaN构成,缓冲层(BU)由AlGaN构成。另外,沟道层(CH)具有含有中浓度的n型杂质的沟道下层(CHb)、和在其上形成且含有低浓度的n型杂质的主沟道层(CHa)。

公开(公告)号：CN107275397A

公开(公告)日：2017-10-20

申请号：CN201710147483.1

申请日：2017-03-13

Applicant: 瑞萨电子株式会社

Inventor： 宫本广信 ,  冈本康宏 ,  川口宏 ,  中山达峰

IPC: H01L29/778 ,  H01L29/20 ,  H01L29/423 ,  H01L29/10 ,  H01L29/06

CPC classification number: H01L29/7787 ,  H01L21/0254 ,  H01L21/30612 ,  H01L29/0657 ,  H01L29/1033 ,  H01L29/1037 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/41775 ,  H01L29/42356 ,  H01L29/42364 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/778 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/4236

Abstract: 本发明提供一种半导体器件以及半导体器件的制造方法，提高半导体器件(高电子迁移率晶体管)的特性。将具有缓冲层、沟道层、电子供给层、台面型的覆盖层、源电极(SE)、漏电极(DE)、将覆盖层覆盖的栅极绝缘膜(GI)以及形成于该栅极绝缘膜之上的栅电极(GE)的半导体器件设为以下结构。覆盖层与栅电极(GE)通过栅极绝缘膜(GI)而分离，覆盖层的漏电极(DE)侧和源电极(SE)侧的侧面呈锥形状。例如，覆盖层(台面部)的侧面的锥形角(θ1)为120度以上。根据上述结构，起到TDDB寿命的提高效果，另外，起到导通电阻变动的抑制效果。

公开(公告)号：CN104716176A

公开(公告)日：2015-06-17

申请号：CN201410784150.6

申请日：2014-12-16

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  宫本广信 ,  冈本康宏 ,  三浦喜直 ,  井上隆

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/417

CPC classification number: H01L29/7787 ,  H01L21/0274 ,  H01L21/3065 ,  H01L23/535 ,  H01L29/0649 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/1087 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/402 ,  H01L29/4175 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7786

Abstract: 根据本发明的各个实施例，半导体器件的特性得到改进。该半导体器件包括：形成在衬底上方的电位固定层、沟道下层、沟道层和势垒层、穿过势垒层并且一直到达沟道层中部的沟槽、经由绝缘膜设置在沟槽中的栅极电极、以及分别形成在势垒层之上在栅极电极两侧的源极电极和漏极电极。在一直到达电位固定层的通孔内的耦合部将电位固定层与源极电极电耦合。这可以减少特性诸如阈值电压和导通电阻的波动。

公开(公告)号：CN104681617A

公开(公告)日：2015-06-03

申请号：CN201410709104.X

申请日：2014-11-28

Applicant: 瑞萨电子株式会社

Inventor： 井上隆 ,  竹胁利至 ,  中山达峰 ,  冈本康宏 ,  宫本广信

IPC: H01L29/78 ,  H01L29/778 ,  H01L23/29 ,  H01L21/336 ,  H01L21/335

Abstract: 本发明涉及半导体器件以及制造半导体器件的方法。改善了半导体器件的特性。形成一种半导体器件以便具有形成在衬底上的沟道层、势垒层、在开口区中贯穿势垒层并到达沟道层的一定点的沟槽、经由栅极绝缘膜布置在沟槽中的栅电极，以及形成在开口区外部的势垒层上的绝缘膜。则，绝缘膜具有富Si氮化硅膜以及位于其下的富N氮化硅膜的叠层结构。因此，绝缘膜的上层设定为富Si氮化硅膜。这能提升击穿电压，并且还能提升蚀刻抗性。而绝缘膜的下层设定为富N氮化硅膜。这可以抑制崩塌。

公开(公告)号：CN104347697A

公开(公告)日：2015-02-11

申请号：CN201410332369.2

申请日：2014-07-11

Applicant: 瑞萨电子株式会社

Inventor： 中山达峰 ,  金泽全彰 ,  冈本康宏 ,  井上隆 ,  宫本广信 ,  根贺亮平

IPC: H01L29/778 ,  H01L29/45 ,  H01L21/335 ,  H01L21/28

CPC classification number: H01L29/66462 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/452 ,  H01L29/66522 ,  H01L29/7786 ,  H01L29/78

Abstract: 本发明涉及半导体器件和用于制造半导体器件的方法。电极与AlGaN层欧姆接触。半导体器件(SD)具有氮化物半导体层(GN2)，AlxGa(1-x)N层(AGN)即“AlGaN层(AGN)”，以及Al电极(DE、SE)。在AlGaN层(AGN)中，满足0

公开(公告)号：CN102246283B

公开(公告)日：2014-08-06

申请号：CN200980150271.2

申请日：2009-10-16

Applicant: 瑞萨电子株式会社

Inventor： 安藤裕二 ,  宫本广信 ,  中山达峰 ,  冈本康宏 ,  井上隆 ,  大田一树

IPC: H01L21/331 ,  H01L21/205 ,  H01L29/737

CPC classification number: H01L29/7371 ,  H01L29/045 ,  H01L29/2003

Abstract: 一种双极晶体管，包括衬底、集电极层、具有p导电型的基极层和具有n导电型的发射极层。所述集电极层形成在所述衬底上，并且包括第一氮化物半导体。具有p导电型的基极层形成在集电极层上，并且包括第二氮化物半导体。具有n导电型的发射极层形成在基极层上，并且包括第三氮化物半导体。集电极层、基极层和发射极层形成为相对于衬底的表面的晶体生长方向与衬底的[0001]方向平行。第一氮化物半导体包括InycAlxcGa1-xc-ycN，其中0≤xc≤1，0≤yc≤1，0＜xc+yc≤1。在第一氮化物半导体中，在表面侧上的a轴的长度比在衬底侧上的a轴的长度长。