一种平电场沟槽半导体芯片终端结构及其制备方法

    公开(公告)号:CN113394264A

    公开(公告)日:2021-09-14

    申请号:CN202010170752.8

    申请日:2020-03-12

    IPC分类号: H01L29/06 H01L29/40

    摘要: 本发明公开了一种平电场沟槽功率半导体芯片及其制备方法,所述芯片包括:位于N型衬底之上的P区和P+区,位于N型衬底的上表面的凹型沟槽,位于沟槽的底部及N型衬底表面的氧化层,位于氧化层之上的多晶硅场板,位于多晶硅场板及未被所述多晶硅场板覆盖的氧化层表面之上的绝缘层,位于绝缘层之上的金属场板,位于金属场板及未被金属场板覆盖的绝缘层之上的钝化层,位于N型衬底之下的金属层。本发明的芯片设置了平电场沟槽结构,优化了现有的芯片制造流程及工艺参数,并采用CMP工艺,制备了具有表面平电场沟槽结构的功率半导体芯片,使芯片的表面电场分布更加均匀,提升了芯片的耐压性能,增强了芯片的可靠性。

    半导体器件、芯片、设备和制造方法

    公开(公告)号:CN113299732A

    公开(公告)日:2021-08-24

    申请号:CN202010111560.X

    申请日:2020-02-24

    IPC分类号: H01L29/06 H01L29/16

    摘要: 本公开提供了一种半导体器件、芯片、设备和制造方法,涉及半导体技术领域。该半导体器件包括:碳化硅衬底;在碳化硅衬底上的碳化硅漂移层,该碳化硅漂移层包括具有第一导电类型的第一掺杂区、和在第一掺杂区中的具有第二导电类型的第二掺杂区和第三掺杂区,其中,第二导电类型与第一导电类型相反,第三掺杂区与第二掺杂区邻接,第三掺杂区的掺杂浓度小于第二掺杂区的掺杂浓度;与第二掺杂区连接的第一金属层;与第一金属层连接的第一电极;以及在碳化硅衬底的远离碳化硅漂移层的一侧的第二电极。该半导体器件具有比较低的导通压降和较强的抗浪涌电流能力。

    一种IGBT模块封装结构和封装方法

    公开(公告)号:CN111128981B

    公开(公告)日:2021-07-30

    申请号:CN202010010609.2

    申请日:2020-01-06

    摘要: 本发明提供一种IGBT模块封装结构和封装方法,IGBT模块封装结构,其特征在于包括:基板(3),能够承载IGBT芯片(7)于其上;壳体(11),罩设于所述基板(3)上且在所述壳体(11)内部形成容纳所述IGBT芯片(7)的空腔,且所述IGBT芯片(7)被设置于所述空腔内;在所述空腔内还填充设置有塑封料(9),且所述壳体(11)的顶盖(101)的下端面上设置有朝下延伸的至少一个隔板(12)、将所述塑封料(9)进行分隔。通过本发明将模块的顶盖内部设计为栅栏式隔断结构,内部栅栏将塑封料分隔为多个狭小空间,塑封料振动空间小,摆动幅度小,对键合线的拉扯力度降低,减小失效率,大大提高可靠性。

    一种碳化硅功率二极管及其制作方法

    公开(公告)号:CN113140639A

    公开(公告)日:2021-07-20

    申请号:CN202010059519.2

    申请日:2020-01-19

    摘要: 本发明涉及半导体技术领域,公开一种碳化硅功率二极管及其制作方法,包括:碳化硅衬底;形成于碳化硅衬底一侧的N型碳化硅外延层,N型碳化硅外延层表面具有有源区以及围绕有源区的场限环终端区;有源区包括多个间隔设置的N型区以及位于相邻两个N型区之间的P+区;N型区的掺杂浓度高于N型碳化硅外延层的掺杂浓度;场限环终端区包括多个间隔设置的P+区;形成于至少一个N型区的第一肖特基接触金属;形成于N型碳化硅外延层的阳极金属层,阳极金属层包括阳极金属和第二肖特基接触金属,第一肖特基接触金属与N型区形成的接触势垒低于第二肖特基接触金属与N型区形成的接触势垒,用于降低碳化硅功率二极管的正向导通压降。

    芯片封装结构及其制备方法
    35.
    发明公开

    公开(公告)号:CN113053847A

    公开(公告)日:2021-06-29

    申请号:CN201911363520.8

    申请日:2019-12-26

    发明人: 吴佳蒙 史波 肖婷

    IPC分类号: H01L23/495 H01L25/16

    摘要: 本公开涉及一种芯片封装结构及其制备方法。芯片封装结构包括:三维引线框架(100),具有中空内腔(A),所述中空内腔(A)包括多个安装平面(110),所述多个安装平面(110)中的至少两个的外法线的方向不同;多个芯片(200),分别安装在所述多个安装平面(110)中的至少部分安装平面(110)上;和塑封料(300),至少部分地包封在所述三维引线框架(100)的外部;其中,所述三维引线框架(100)具有多个管脚(130),与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接。本公开实施例能够减小体积,增加空间利用率。

    芯片的制作方法
    37.
    发明公开

    公开(公告)号:CN113035793A

    公开(公告)日:2021-06-25

    申请号:CN201911355371.0

    申请日:2019-12-25

    IPC分类号: H01L23/31 H01L21/56 H01L21/78

    摘要: 本发明涉及一种芯片的制作方法,芯片的制作方法包括:在晶圆片(1)的表面形成电路层;对形成有所述电路层的晶圆片(1)进行封装;以及对封装后的所述晶圆片(1)进行切割,以形成多个封装后的芯片。应用本发明的技术方案,首先将整片的晶圆片进行封装,然后再对封装后的晶圆片进行切割以获得封装后的芯片,有利于改善相关技术中存在的芯片的制作方法工作繁琐、成本较高的问题。

    IGBT芯片、其制造方法及功率模块

    公开(公告)号:CN112768503A

    公开(公告)日:2021-05-07

    申请号:CN201911002701.8

    申请日:2019-10-21

    摘要: 本公开提供一种IGBT芯片、其制造方法及功率模块。本公开的IGBT芯片包括:衬底层、设置于所述衬底层正面的若干IGBT元胞、设置于所述衬底层背面的集电极层,所述集电极层中设置有刻蚀槽;还包括热敏电阻,其设置于所述刻蚀槽内;还包括第一背面金属层,其设置于所述热敏电阻上,以与所述热敏电阻形成电连接。本公开在IGBT芯片的背面制程的同时完成热敏电阻的制造,将热敏电阻集成在IGBT芯片背面上,与IGBT芯片的集电极层位于同一平面,然后将热敏电阻背面金属层与集电极层背面金属层通过隔离槽隔开并单独引出热敏电阻引线,连接到外部控制电路上,这样就可以测试出IGBT芯片的真实温度,更好地保护IGBT芯片和保证功率模块的工作运行。

    智能功率模块测试装置及系统

    公开(公告)号:CN112540251A

    公开(公告)日:2021-03-23

    申请号:CN202011370732.1

    申请日:2020-11-30

    IPC分类号: G01R31/00 G01R1/04

    摘要: 本发明涉及半导体技术领域,公开了一种智能功率模块测试装置及系统,该装置包括插座、PCB板以及形成于PCB板的第一线路、第二线路、外接焊盘和引脚焊盘;引脚焊盘位于待测模块的两侧,引脚焊盘与待测模块的引脚对应设置;插座与引脚焊盘连接,插座与用于与待测模块连接;第一线路通过导线与待测模块一侧的引脚焊盘连接,第二线路通过导线与待测模块令一侧的引脚焊盘连接;第一线路与第二线路连接,外接焊盘通过导线与第一线路和第二线路连接,且外接焊盘用于与测试机连接。测试时,将待测模块安装在插座上,将外接焊盘与测试机连接。测试时无需掰动模块引脚,降低了模块损伤的风险,简化了测试步骤,加快了测试速度,保证了测试结果准确性。

    一种IGBT模块封装结构和封装方法

    公开(公告)号:CN111128981A

    公开(公告)日:2020-05-08

    申请号:CN202010010609.2

    申请日:2020-01-06

    摘要: 本发明提供一种IGBT模块封装结构和封装方法,IGBT模块封装结构,其特征在于包括:基板(3),能够承载IGBT芯片(7)于其上;壳体(11),罩设于所述基板(3)上且在所述壳体(11)内部形成容纳所述IGBT芯片(7)的空腔,且所述IGBT芯片(7)被设置于所述空腔内;在所述空腔内还填充设置有塑封料(9),且所述壳体(11)的顶盖(101)的下端面上设置有朝下延伸的至少一个隔板(12)、将所述塑封料(9)进行分隔。通过本发明将模块的顶盖内部设计为栅栏式隔断结构,内部栅栏将塑封料分隔为多个狭小空间,塑封料振动空间小,摆动幅度小,对键合线的拉扯力度降低,减小失效率,大大提高可靠性。