公开(公告)号：CN108026661A

公开(公告)日：2018-05-11

申请号：CN201680049110.4

申请日：2016-08-25

Applicant: 株式会社电装

Inventor： 冈本武志 ,  近藤宏行 ,  金村高司 ,  宫原真一朗 ,  海老原康裕 ,  恩田正一 ,  土田秀一 ,  镰田功穗 ,  田沼良平

IPC: C30B29/36 ,  C23C14/06 ,  C23C16/42 ,  H01L21/205

Abstract: 本发明提供一种碳化硅单晶，其中，存在位错线(21)贯通c面、同时巴尔格矢量(bv)至少具有c轴方向的成分的贯通位错(20)。贯通位错中，巴尔格矢量与位错线的朝向所形成的角度(θ1)大于0°且在40°以内的贯通位错的密度为300个/cm2以下，角度大于40°的贯通位错的密度为30个/cm2以下。

公开(公告)号：CN103460388B

公开(公告)日：2017-03-29

申请号：CN201280016150.0

申请日：2012-09-04

Applicant: 株式会社电装

Inventor： 宫原真一朗 ,  山本敏雅 ,  高谷秀史 ,  杉本雅裕 ,  渡边行彦 ,  副岛成雅 ,  石川刚

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66666 ,  H01L21/3065 ,  H01L29/1608 ,  H01L29/34 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

Abstract: 一种碳化硅半导体器件的制造方法，包括：在碳化硅衬底(1)上形成漂移层(2)；在所述漂移层(2)的表面部分上或表面部分中形成基极层(4)；形成沟槽(6)，以穿透所述基极层(3)并且到达所述漂移层(2)；在所述沟槽(6)中的所述栅极绝缘膜(7)上形成栅极电极(8)；形成电连接至所述源极区(4)和所述基极层(3)的源极电极(9)；以及在所述衬底(1)的背侧表面上形成漏极电极(11)。形成所述沟槽(6)包括：对衬底表面进行平坦化，并且在平坦化之后蚀刻以形成所述沟槽(6)。(3)；在所述基极层(3)的表面部分中形成源极区

公开(公告)号：CN117296158A

公开(公告)日：2023-12-26

申请号：CN202280034057.6

申请日：2022-03-24

Applicant: 株式会社电装

Inventor： 秋叶敦也 ,  竹内有一 ,  荒川和树 ,  羽山优介 ,  浦上泰 ,  宫原真一朗 ,  森野友生

IPC: H01L29/78

Abstract: 在有源区域(1a)和非有源区域(1b)中的有源区域侧，在第1深层(14)及第1电流分散层(13)与基极区域(18)之间，具备具有与基极区域相连并且与第1深层相连、在与沟槽(21)的长度方向相同的方向上延伸设置的排列有多个线的第2条状部(171)的第2深层(17)。此外，具备形成在第1电流分散层与基极区域之间并且配置在构成第2条状部的多个线之间的第2电流分散层(15)。并且，第1深层中包含的构成第1条状部(141)的各线包括与框状部(142)相连的顶端部(141a)和比顶端部靠内侧的内侧部(141b)，顶端部的宽度为内侧部的宽度以上。

公开(公告)号：CN114600251A

公开(公告)日：2022-06-07

申请号：CN202080075352.7

申请日：2020-10-14

Applicant: 株式会社电装

Inventor： 宫原真一朗 ,  辻村理俊 ,  山下侑佑

IPC: H01L29/06 ,  H01L29/16 ,  H01L29/78 ,  H01L21/336

Abstract: 具备电场缓和层(3)，该电场缓和层(3)包括第2导电型的第1区域(3a)和第2导电型的第2区域(3b)，上述第1区域(3a)形成在比沟槽(7)深的位置，上述第2区域(3b)以与沟槽的长度方向相同的方向作为长度方向并在多个沟槽之间分别与沟槽的侧面分离地配置，并且将第1区域和基底区域相连。此外，设为如下结构：通过离子注入构成第1区域和第2区域，并且构成由第1区域和第2区域重叠而得到的二重注入区域(3c)，在二重注入区域中具有第2杂质浓度的峰值。