-
公开(公告)号：CN1033769C
公开(公告)日：1997-01-08
申请号：CN93106335.3
申请日：1993-05-08
Applicant: 株式会社半导体能源研究所
IPC: H01L21/31 , H01L21/28 , H01L21/336 , H01L27/12
Abstract: 本发明公开了一种绝缘栅型场效应晶体管。其栅极与和它电连接的布线一起由象铝那样的金属形成。通过将栅极作为阳极浸于电解液中，而使之阳极氧化，形成覆盖它的金属氧化物。由于在阳极化处理之前连接的布线上覆盖有合适的有机膜层，因而无氧化铝在其上形成，这样可以通过常规腐蚀，除去连接的布线。
-
公开(公告)号：CN1110004A
公开(公告)日：1995-10-11
申请号：CN94112820.2
申请日：1994-10-28
Applicant: 株式会社半导体能源研究所
IPC: H01L21/208 , H01L21/00
CPC classification number: H01L21/02672 , H01L21/02422 , H01L21/02532 , H01L21/02686 , H01L21/2022 , H01L27/1277 , H01L27/1296 , H01L29/045 , H01L29/66757 , H01L29/66772 , H01L29/78654 , H01L29/78675 , H01L29/78678 , Y10S148/016
Abstract: 制造高稳定性的和高可靠性的半导体的方法，包括：在非晶硅膜表面覆盖以含有能加速非晶硅膜晶化的催化元素的溶液，并在此之后对非晶硅膜热处理以使此膜晶化。
-
公开(公告)号：CN1108809A
公开(公告)日：1995-09-20
申请号：CN94119444.2
申请日：1994-12-01
Applicant: 株式会社半导体能源研究所
IPC: H01L21/84 , H01L21/322
Abstract: 在使用促进结晶化的催化剂元素，在550℃左右经4小时加热处理，获得结晶态硅方法中，严格控制催化剂元素的引入量。在已形成氧化硅底膜12的玻璃基片11上滴上添加了10～200ppm(要调节)镍等催化元素的乙酸盐溶液等水溶液13。在此状态下保持规定时间，再用旋涂机15进行甩干。而后，以等离子CVD形成非晶硅膜14，在550℃进行加热处理4小时，获得结晶态硅膜。
-
公开(公告)号：CN1099519A
公开(公告)日：1995-03-01
申请号：CN94104267.7
申请日：1994-03-12
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L27/1277 , G02F1/13454 , H01L21/02532 , H01L21/02672 , H01L21/02686
Abstract: 本发明的制造半导体电路方法由形成非晶硅膜着手，然后，如此形成含至少一种催化元素的第二层，以便与非晶硅膜紧密连接，或催化元素被掺入非晶硅膜中，用激光或其他等效强光对该非晶硅膜作选择性照射，再使该非晶体硅膜晶化。
-
公开(公告)号：CN1078068A
公开(公告)日：1993-11-03
申请号：CN93105438.9
申请日：1993-04-07
Applicant: 株式会社半导体能源研究所
IPC: H01L21/336 , H01L29/784
Abstract: 本发明公开了一种改进了的制造绝缘栅场效应晶体管的方法。该方法包括下列步骤：在绝缘衬底上形成半导体薄膜，在所说半导体薄膜上形成栅绝缘薄膜，在所说的栅绝缘薄膜上形成栅电极，阳极氧化所说栅电极，以形成覆盖栅电极的外表面的氧化物薄膜，按相应的半导体薄膜给栅电极加负电压或正电压。加负电压能有效地消除在正电压进行阳极氧化过程中产生的晶格缺陷和界面态。
-
Patent Agency Ranking
公开(公告)号：CN100501949C
公开(公告)日：2009-06-17
申请号：CN200610101420.4
申请日：1993-08-27
Applicant: 株式会社半导体能源研究所
IPC: H01L21/336 , H01L21/3105
Abstract: 一种高产率制造高性能的可靠的半导体器件的低温方法，包括：以TEOS作为原材料，在氧、臭氧或氧化氮气氛中，在设于绝缘衬底上的半导体涂层上，通过化学汽相淀积形成氧化硅薄膜作为栅绝缘膜；并用脉冲激光束或强光辐照，以除去诸如碳或羟基团，从而消除氧化硅薄膜中的捕获中心。
-
公开(公告)号：CN100483651C
公开(公告)日：2009-04-29
申请号：CN200410045674.X
申请日：1993-08-27
Applicant: 株式会社半导体能源研究所
IPC: H01L21/336 , H01L21/28 , H01L21/20 , H01L21/00 , H01L21/8234 , H01L21/84
CPC classification number: H01L21/28158 , H01L21/3144 , H01L29/66757
Abstract: 一种高产率制造高性能的可靠的半导体器件的低温方法，包括：以TEOS作为原材料，在氧、臭氧或氧化氮气氛中，在设于绝缘衬底上的半导体涂层上，通过化学汽相淀积形成氧化硅薄膜作为栅绝缘膜；并用脉冲激光束或强光辐照，以除去诸如碳或烃基团，从而消除氧化硅薄膜中的捕获中心。另一种方法包括将氮离子注入氧化硅薄膜中然后用红外光使薄膜退火，从而获得作为栅绝缘膜的氮氧化硅膜，此膜结构致密、介电常数高和耐压得到改善。
-
公开(公告)号：CN100423290C
公开(公告)日：2008-10-01
申请号：CN200410064274.3
申请日：1994-09-20
Applicant: 株式会社半导体能源研究所
IPC: H01L29/78 , H01L27/12 , H01L27/092 , G02F1/136
CPC classification number: H01L29/665 , H01L21/02145 , H01L21/02244 , H01L21/02258 , H01L21/31116 , H01L21/31144 , H01L21/31683 , H01L21/31687 , H01L21/321 , H01L27/124 , H01L27/127 , H01L29/458 , H01L29/66598 , H01L29/66757 , H01L29/78621 , H01L29/78627
Abstract: 本发明提供一种半导体器件，它包括至少一个第一晶体管和一个第二晶体管，所述第一和第二晶体管各自包括：结晶半导体，具有源区和漏区、源区和漏区间的沟道区、以及分别在沟道区和源区之间以及沟道区和漏区之间的一对杂质区，其中包含于该对杂质区内的一种导电类型杂质的浓度小于源区和漏区内杂质的浓度；位于沟道区上的栅绝缘膜；以及位于栅绝缘膜之上的栅电极，其中，第二晶体管中的那对杂质区至少部分地与栅电极重叠，而第一晶体管中的那对杂质区与栅电极之间没有重叠，其中，第一和第二晶体管的源区和漏区包括硅化镍。
-
公开(公告)号：CN1952763A
公开(公告)日：2007-04-25
申请号：CN200610101676.5
申请日：1997-04-12
Applicant: 株式会社半导体能源研究所
IPC: G02F1/1362 , H01L29/786
CPC classification number: G02F1/13392 , G02F1/1341 , G02F1/1362 , G02F1/136209 , G02F1/136227 , G02F2001/133388
Abstract: 本发明提供了一种制造高像质液晶显示装置的技术，根据像素间距的宽度限定保持液晶层的单元间距的设定范围，尤其，设定单元间距的宽度为像素间距的十分之一，从而可获得高像质的液晶显示装置，它不会产生由于电场影响而引起的像显示失败，例如畸变。
-
公开(公告)号：CN1308745C
公开(公告)日：2007-04-04
申请号：CN02140628.6
申请日：1997-04-12
Applicant: 株式会社半导体能源研究所
IPC: G02F1/1333
CPC classification number: G02F1/13392 , G02F1/1341 , G02F1/1362 , G02F1/136209 , G02F1/136227 , G02F2001/133388
Abstract: 本发明提供了一种制造高像质液晶显示装置的技术，根据像素间距的宽度限定保持液晶层的单元间距的设定范围，尤其，设定单元间距的宽度为像素间距的十分之一，从而可获得高像质的液晶显示装置，它不会产生由于电场影响而引起的像显示失败，例如畸变。
-
-
-
-
-
-
-
-
-
Search Results
215
records
(took 0.034 seconds)
