公开(公告)号：CN105514124A

公开(公告)日：2016-04-20

申请号：CN201610070960.4

申请日：2009-07-30

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  宫入秀和 ,  秋元健吾 ,  白石康次郎

IPC: H01L27/12 ,  H01L29/786

Abstract: 本发明涉及半导体装置及其制造方法，其目的在于提供具有电特性及可靠性高的薄膜晶体管的半导体装置及量产性高地制造该半导体装置的方法。本发明的要旨在于：包括作为半导体层使用含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体膜，并且在半导体层与源电极层和漏电极层之间设置有由金属氧化物层构成的缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置金属氧化物层作为缓冲层来形成欧姆接触。

公开(公告)号：CN102751194B

公开(公告)日：2016-03-30

申请号：CN201210116863.6

申请日：2012-04-19

Applicant: 株式会社半导体能源研究所 ,  夏普株式会社

Inventor： 安部宽太 ,  宫入秀和 ,  田中哲弘 ,  家永隆史 ,  山元良高

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/04 ,  H01L21/28008 ,  H01L29/66765 ,  H01L29/786 ,  H01L29/78648 ,  H01L29/78678 ,  H01L29/78696

Abstract: 本发明提供一种半导体装置的制造方法，通过对含氮的栅极绝缘膜进行等离子体氧化处理，可以抑制薄膜晶体管特性的降低。本发明的一个方式是一种半导体装置的制造方法，其为具备薄膜晶体管的半导体装置的制造方法，该薄膜晶体管具有栅电极(103)、含氮的栅极绝缘膜(105)及由微晶半导体膜(107)、(109)形成的沟道区，其特征在于，进行使所述栅极绝缘膜暴露于具有含有氧原子的氧化气体和氢的氧化气体气氛的等离子体中的等离子体处理，在所述栅极绝缘膜上形成所述微晶半导体膜，使所述氧化气体气氛中的所述氢的量为a，使所述氧化气体的量为b时，满足下述式(1)、(2)。a/b≥2 …(1)b＞0 …(2)。

公开(公告)号：CN102593051B

公开(公告)日：2016-01-06

申请号：CN201210024529.8

申请日：2009-07-30

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  宫入秀和 ,  秋元健吾 ,  白石康次郎

IPC: H01L21/77 ,  H01L29/786

CPC classification number: H01L29/66969 ,  H01L21/46 ,  H01L27/1225 ,  H01L29/7869

Abstract: 本发明的目的在于提供具有电特性及可靠性高的薄膜晶体管的半导体装置及量产性高的该半导体装置的制造方法。本发明的要旨在于：包括作为半导体层使用含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体膜，并且在半导体层与源电极层和漏电极层之间设置有由金属氧化物层构成的缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置金属氧化物层作为缓冲层来形成欧姆接触。

公开(公告)号：CN102077331B

公开(公告)日：2014-05-07

申请号：CN200980124705.1

申请日：2009-06-22

Applicant: 株式会社半导体能源研究所

Inventor： 伊佐敏行 ,  神保安弘 ,  手塚祐朗 ,  大力浩二 ,  宫入秀和 ,  山崎舜平 ,  广桥拓也

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L27/1288 ,  H01L27/1214 ,  H01L29/04 ,  H01L29/66765 ,  H01L29/78696

Abstract: 一种薄膜晶体管，包括作为缓冲层的半导体层，该半导体层包含氮，且在栅极绝缘层和源区及漏区之间的至少源区及漏区一侧的非晶结构中包括晶体区域。与在沟道形成区中具有非晶半导体的薄膜晶体管相比，可以提高薄膜晶体管的导通电流。并且，与在沟道形成区中具有微晶半导体的薄膜晶体管相比，可以降低薄膜晶体管的截止电流。

公开(公告)号：CN103730515A

公开(公告)日：2014-04-16

申请号：CN201410045877.2

申请日：2010-02-15

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  渡部刚吉 ,  岛津贵志

IPC: H01L29/786

CPC classification number: H01L29/78669 ,  H01L27/1288 ,  H01L29/78678 ,  H01L29/78696 ,  H01L51/52 ,  H01L27/1214

Abstract: 本发明涉及一种半导体器件，包括：基板上的栅电极；所述栅电极上的栅绝缘层；所述栅绝缘层上的半导体层；所述半导体层上的第一杂质半导体层和第二杂质半导体层；所述第一杂质半导体层和所述第二杂质半导体层上的绝缘层；所述绝缘层上的像素电极，该像素电极通过所述绝缘层的开口电连接至所述第一杂质半导体层；以及所述像素电极上的液晶元件，其中，所述半导体层中的氮浓度从所述栅绝缘层一侧向所述第一杂质半导体层和所述第二杂质半导体层增加以达到最大值，并随后减小。

公开(公告)号：CN101740583B

公开(公告)日：2013-12-25

申请号：CN200910212199.3

申请日：2009-11-13

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  长多刚 ,  秋元健吾 ,  山崎舜平

IPC: H01L27/12 ,  H01L29/786 ,  H01L29/24 ,  H01L29/423 ,  H01L21/84 ,  H01L21/34 ,  G02F1/1362 ,  G02F1/1368

CPC classification number: H01L29/7869 ,  H01L27/1225 ,  H01L29/78648

Abstract: 本发明涉及半导体器件及其制造方法。随着显示器件具有较高的清晰度，像素、栅极线和信号线的数量都增加。当栅极线和信号线的数量增加时，存在难以通过结合等安装包括驱动栅极线和信号线的驱动电路的IC芯片，从而使制造成本增大的问题。将像素部分和驱动像素部分的驱动电路设置在相同衬底上，使驱动电路的至少一部分包括使用插在设置在氧化物半导体上方和下方的栅电极之间的氧化物半导体的薄膜晶体管。因此，当将像素部分和驱动电路设置在相同衬底上时，可以降低制造成本。

公开(公告)号：CN102246310B

公开(公告)日：2013-11-06

申请号：CN200980150030.8

申请日：2009-11-17

Applicant: 株式会社半导体能源研究所

Inventor： 乡户宏充 ,  小林聪 ,  宫入秀和 ,  伊佐敏行 ,  山崎舜平

IPC: H01L29/786

CPC classification number: H01L29/78696 ,  H01L27/12 ,  H01L29/04

Abstract: 减少利用栅电极对半导体层进行遮光的底栅型薄膜晶体管的截止电流。一种薄膜晶体管包括：栅电极层；第一半导体层；设置在所述第一半导体层上并与其接触的第二半导体层；在所述栅电极层和所述第一半导体层之间并与它们接触的栅极绝缘层；接触于所述第二半导体层的杂质半导体层；以及部分地接触于所述杂质半导体层和所述第一及第二半导体层的源电极层及漏电极层。由所述栅电极层覆盖所述第一半导体层在栅电极层一侧上的整个表面，并且所述第一半导体层和所述源电极层及漏电极层接触的部分的势垒为0.5eV以上。

公开(公告)号：CN101521233B

公开(公告)日：2013-03-13

申请号：CN200910126408.2

申请日：2009-02-26

Applicant: 株式会社半导体能源研究所

Inventor： 大力浩二 ,  池田隆之 ,  宫入秀和 ,  黑川义元 ,  乡户宏充 ,  河江大辅 ,  井上卓之 ,  小林聪

IPC: H01L29/786 ,  H01L29/40 ,  H01L29/36 ,  H01L27/12 ,  G02F1/1362

CPC classification number: H01L29/78618 ,  H01L29/04 ,  H01L29/41733 ,  H01L29/4908 ,  H01L29/66765 ,  H01L29/78696

Abstract: 本发明提供一种薄膜晶体管及显示装置。改善涉及薄膜晶体管的导通电流及截止电流的问题。该薄膜晶体管包括：添加有赋予一导电型的杂质元素的一对杂质半导体层，该一对杂质半导体层相离地设置；导电层，该导电层在上述栅极绝缘层上重叠于上述栅电极及上述添加有赋予一导电型的杂质元素的一对杂质半导体层的一方；以及非晶半导体层，该非晶半导体层从上述导电层上延伸到上述栅极绝缘层上，与添加有赋予一导电型的杂质元素的一对杂质半导体层双方接触，并且连续设置在该添加有赋予一导电型的杂质元素的一对杂质半导体层之间。

公开(公告)号：CN102903759A

公开(公告)日：2013-01-30

申请号：CN201210403155.0

申请日：2008-09-02

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  笹川慎也 ,  石塚章广

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/6675 ,  H01L29/04 ,  H01L29/66765 ,  H01L29/78696 ,  H01L33/0058 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭示了薄膜晶体管和显示设备的制造方法，并且提供一种漏电流小且可靠性高的半导体装置的制造方法。在薄膜晶体管的制造方法中，通过利用抗蚀掩模进行蚀刻来在薄膜晶体管中形成背沟道部，通过去掉该抗蚀掩模并蚀刻所述背沟道部的一部分，去掉残存于背沟道部上的蚀刻残渣等，由此可以降低产生的漏电流。当进一步蚀刻背沟道部时，可以以无偏向的干法蚀刻来进行。

公开(公告)号：CN101533780B

公开(公告)日：2012-11-14

申请号：CN200910128712.0

申请日：2009-03-11

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  沟口隆文

IPC: H01L21/336 ,  H01L21/027 ,  H01L21/28 ,  H01L21/84 ,  G02F1/1362

CPC classification number: H01L27/1288 ,  H01L27/1214

Abstract: 本发明的名称为薄膜晶体管的制造方法及显示装置的制造方法，提供掩模数目少的薄膜晶体管及显示装置的制造方法。通过如下步骤形成薄膜晶体管：形成导电膜；在所述导电膜上具有图案的薄膜叠层体；在所述薄膜叠层体中以到达所述导电膜的方式形成开口部；使用侧面蚀刻加工所述导电膜来形成栅电极层；以及在所述栅电极层上形成绝缘层、半导体层、源电极及漏电极层。通过设置开口部，蚀刻的控制性提高。