公开(公告)号：CN115064442A

公开(公告)日：2022-09-16

申请号：CN202210582245.4

申请日：2022-05-26

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 杨静雯 ,  陈鲲 ,  刘桃 ,  汪大伟 ,  孙新 ,  黄自强 ,  潘哲成 ,  徐敏 ,  张卫 ,  吴春蕾 ,  王晨 ,  徐赛生

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 本发明提供了一种FinFET底部介质隔离的制备方法，用于对鳍式场效应晶体管的衬底与鳍片之间进行隔离，以此抑制和消除sub‑Fin体泄漏电流以及寄生电容。该方法包括：S1：提供一衬底，并在衬底上形成鳍片；S2：在所述鳍片上淀积第一掩模层，所述第一掩模层包裹所述鳍片的顶面和侧面；S3：以所述第一掩模层为掩模，对所述衬底进行刻蚀，以在所述鳍片下方的衬底中形成一目标区域；S4：对所述目标区域进行热氧化处理，使得所述目标区域以及目标区域下方的部分衬底形成氧化隔离层。

公开(公告)号：CN115020407A

公开(公告)日：2022-09-06

申请号：CN202210751556.9

申请日：2022-06-29

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 陈鲲 ,  杨静雯 ,  徐敏 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336

Abstract: 本发明提供了一种用于GAA器件的沟道结构，包括：衬底；形成于所述衬底上的第一区域的第一应力结构层；以及沟道叠层；所述沟道叠层形成于所述第一应力结构层和所述衬底的第二区域上；其中，所述第一区域为用于形成NMOS器件的区域，所述第二区域为用于形成PMOS器件的区域；所述第一应力结构层用于提供第一区域的所述沟道叠层所需的应力。解决了NMOS器件的区域的源区和漏区难以提供沟道叠层所需的高应力的问题，实现了NMOS器件的区域的应力提供的成功率提高的效果。

公开(公告)号：CN114914159A

公开(公告)日：2022-08-16

申请号：CN202210680810.0

申请日：2022-06-16

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 陈鲲 ,  杨静雯 ,  徐敏 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L21/336 ,  H01L21/8234 ,  H01L29/78

Abstract: 本发明提供了一种GAA晶体管制备方法，包括：在衬底上形成沿第一方向排列的若干鳍结构；在每个鳍结构上形成沿第二方向排列的若干假栅，且每个假栅横跨对应的所述鳍结构；对鳍结构进行离子注入以形成掺杂区域；形成内隔离层；刻蚀鳍结构形成源漏空腔；在源漏空腔中形成源区和/或漏区；形成层间介质层；去除所述假栅，形成假栅空腔；刻蚀未掺杂区域的所述牺牲层以释放沟道层，形成沟道空腔；对剩余的掺杂区域的牺牲层进行氧化，以形成侧墙；形成电介质层和金属栅层；沉积刻蚀阻挡层并形成器件接触。本技术方案不仅克服了必须在释放沟道层之前制作侧墙的工序限制，还解决了侧墙形貌不可控的问题，实现了制作较理想的侧墙的形貌的效果。

公开(公告)号：CN114639720A

公开(公告)日：2022-06-17

申请号：CN202210224521.X

申请日：2022-03-07

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 汪大伟 ,  刘桃 ,  孙新 ,  徐敏 ,  张卫 ,  陈鲲 ,  杨静雯 ,  吴春蕾 ,  王晨 ,  徐赛生 ,  尹睿

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种垂直堆叠环栅器件局部形成体电介质隔离的方法，该方法包括：提供一衬底，在衬底上形成鳍结构，环绕堆叠件，环绕堆叠件沿横跨鳍结构；对环绕堆叠件沿第二方向的两侧的鳍结构进行刻蚀，以形成源/漏空腔；并刻蚀掉源/漏空腔底部的衬底的表层，形成衬底凹层；对所述鳍结构沿第二方向的端部的牺牲层进行刻蚀，形成刻蚀空隙；在衬底凹层上形成第一电隔离层，以隔离源/漏空腔和鳍结构下方的衬底的表层；并在刻蚀空隙内形成内间隔层；使得鳍结构底端的衬底的表层和源/漏层隔离，从而避免后续工艺形成的源/漏区与寄生沟道相接触，从而减小源/漏区之间的漏电流，实现减小器件能耗，避免器件性能下降的效果。

公开(公告)号：CN113284806B

公开(公告)日：2022-04-05

申请号：CN202110538164.X

申请日：2021-05-18

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 刘桃 ,  徐敏 ,  张卫 ,  汪大伟 ,  王晨 ,  陈鲲 ,  杨静雯 ,  孙新 ,  潘哲成 ,  吴春蕾 ,  徐赛生 ,  尹睿

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明提供了一种环栅器件及其源漏制备方法、器件制备方法、电子设备，其中，环栅器件的源漏制备方法，包括：在基底上形成鳍片，以及横跨所述鳍片的伪栅极单元，所述鳍片包括交替层叠的预备沟道层与预备牺牲层；所述伪栅极单元的数量为多个，多个所述伪栅极单元沿所述预备沟道层的沟道方向依次分布；刻蚀掉相邻两个伪栅极单元之间的预备牺牲层部分；对相邻两个伪栅极单元之间的预备沟道层部分进行刻蚀减薄，并保留部分沟道层材料作为种子层；基于所述种子层，外延源漏的锗硅体层，并在所述锗硅体层形成源极与漏极。

公开(公告)号：CN114203555A

公开(公告)日：2022-03-18

申请号：CN202111511478.7

申请日：2021-12-06

Applicant: 复旦大学

Inventor： 晁鑫 ,  王晨 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L21/336 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L29/788

Abstract: 本发明公开一种具有稳定阈值电压的半浮栅晶体管及其制备方法。该具有稳定阈值电压的半浮栅晶体管包括：衬底，其形成有P阱区、N阱区和U型槽，其中，N阱区位于P阱区上方，U型槽贯穿N阱区；第一栅氧化层，形成在U型槽表面并延伸覆盖部分N阱区表面，且在一侧形成有窗口；半浮栅，覆盖第一栅氧化层并完全填充U型槽，且在窗口处与N阱区相接触；半浮栅晶体管的沟道紧贴U形槽的底部；控制栅介质层、控制栅和第二氮化硅层，依次形成在半浮栅上；分离栅介质层和分离栅，分离栅介质层覆盖隧穿晶体管沟道区，并延伸覆盖部分第二氮化硅层，分离栅覆盖分离栅介质层并填充分离栅区域；源区和漏区，分别形成在两侧的N阱区中。

公开(公告)号：CN113964059A

公开(公告)日：2022-01-21

申请号：CN202111159636.7

申请日：2021-09-30

Applicant: 复旦大学

Inventor： 张鹏浩 ,  王路宇 ,  徐敏 ,  王晨 ,  杨妍楠 ,  樊蓉 ,  张卫 ,  徐赛生

IPC: H01L21/67 ,  H01L21/02 ,  H01J37/32

Abstract: 本发明提供了一种氮化物半导体材料及其表面处理系统、方法，其中，表面处理系统，包括：气源模块、等离子体源模块、离子过滤部与反应腔；所述气源模块用于：先向所述等离子体源模块通入还原性气体，再在所述反应腔被吹扫后，向所述等离子体源模块通入氮基气体；所述等离子体源模块用于：在所述还原性气体被通入后，将所述还原性气体离子化；在所述氮基气体被通入后，将所述氮基气体离子化；所述离子过滤部用于：对离子化后的物质集合进行离子过滤，过滤后，氢的活性基团附着在材料表面，可与氧化层发生还原反应，在无损的情况下对氧化层进行处理，氮的活性基团附着在材料表面之后，可补充氮空位，减少悬挂键，提高表面质量。

公开(公告)号：CN113113494A

公开(公告)日：2021-07-13

申请号：CN202110381182.1

申请日：2021-04-09

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 张卫 ,  徐敏 ,  陈鲲 ,  杨静雯 ,  王晨 ,  徐赛生 ,  吴春蕾 ,  尹睿

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明提供了一种GAA晶体管结构及其制备方法、电子设备，其中的结构包括：晶体管基底、多个器件单元；器件单元包括设于晶体管基底的堆叠层与横跨堆叠层外侧的外金属栅，堆叠层包括交替层叠的多个纳米层与多个金属栅层；多个器件单元包括PMOS器件单元与NMOS器件单元，PMOS器件单元设于衬底的PMOS区，NMOS器件单元设于衬底的NMOS区；沿目标方向，PMOS区上的PMOS器件单元的分布数量多于NMOS区上NMOS器件单元的分布数量，目标方向垂直于纳米层的沟道方向，PMOS器件单元的纳米层中用于载流的表面的总面积大于NMOS器件单元的纳米层中用于载流的表面的总面积，提高了GAA晶体管结构的性能。

公开(公告)号：CN104864850B

公开(公告)日：2017-05-17

申请号：CN201510350726.2

申请日：2015-06-23

Applicant: 上海市隧道工程轨道交通设计研究院 ,  复旦大学

Inventor： 沈海平 ,  沈蓉 ,  王晨 ,  彭子晖 ,  何铁峰 ,  王依琳 ,  魏昕 ,  樊生龙 ,  顾鑫

IPC: G01C11/04

Abstract: 本发明公开了一种快速成像式隧道天空比测量方法，涉及相互连接并安装于汽车内的快速成像设备和计算机，该测量方法在汽车行驶过程中，利用快速成像设备对隧道洞口进行连续成像并将所采集的照片保存于计算机中，之后利用计算机通过图像处理技术获得隧道洞口的天空比数据。本发明的优点是，测量方法简单，通过数字成像技术实现隧道天空比的快速现场测量；直接在行车过程中连续快速拍摄隧道洞口场景，从照片中获得连续记录的距离信息以及天空比数据，避免了封道测量带来的交通阻塞和测试安全问题，可大大减少现场测量时间和成本，为隧道工作者提供了很大的方便。

公开(公告)号：CN102692593A

公开(公告)日：2012-09-26

申请号：CN201210184203.1

申请日：2012-06-06

Applicant: 复旦大学

Inventor： 王晨 ,  卢红亮 ,  孙清清 ,  周鹏 ,  王鹏飞 ,  张卫

IPC: G01R31/26

Abstract: 本发明属于晶体管可靠性测试技术领域，具体为一种提高快速Id-Vg测试精度的测试系统，其特征在于：在原Id-Vg测试系统中，将原有的高频探针上添加一个50Ω的片状电阻，组成一个高频信号加载探针；在原有的电源探针上添加一个10μF的片状电容器，组成一个新的电源探针。本发明系统可用于高性能低功耗MOSFETs晶体管中精确快速的Id-Vg测试，本发明操作简单、几乎零成本，但是效果显著，测试精确，适用于高电流性能MOSFETs晶体管上高介电常数栅介质可靠性方面的研究。