公开(公告)号：CN101685771A

公开(公告)日：2010-03-31

申请号：CN200910173267.X

申请日：2009-09-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  陈嘉仁 ,  林益安 ,  林志忠

IPC: H01L21/00

CPC classification number: H01J37/32862 ,  Y10S438/905

Abstract: 本发明提供一种用以预处理及稳定蚀刻腔室的方法及蚀刻腔室的清洁方法，其中用以蚀刻腔室的清洁方法包含提供一蚀刻腔室；导入一含有一惰性气体的第一气体至蚀刻腔室中持续一第一时间；以及在持续第一时间后，传送一第一晶片进入蚀刻腔室，对第一晶片进行蚀刻工艺。本实施例提供一或多个如下所述的优点：(1)减少工艺腔室中的污染物及杂质；(2)减少头片晶片效应；(3)改进晶片关键尺寸的变化；(4)使长期使用工艺腔室所带来的损害最小化；(5)减少用于清洁的平均时间；(6)减少对晶片批作工艺处理的成本：(7)增加每小时可对晶片作工艺处理的数量。

公开(公告)号：CN113130654B

公开(公告)日：2024-12-13

申请号：CN202011609073.2

申请日：2020-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  林毓超 ,  郑兆钦 ,  陈自强 ,  李东颖

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开提供半导体装置结构及其形成方法。半导体装置结构包含基底。半导体装置结构包含在基底上方的第一纳米结构。半导体装置结构包含在基底上方并围绕第一纳米结构的栅极堆叠。半导体装置结构包含在基底上方的第一源极/漏极结构和第二源极/漏极结构。栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间。半导体装置结构包含内间隔层，内间隔层覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间。第一纳米结构穿过内间隔层。半导体装置结构包含在栅极堆叠上方并延伸到内间隔层中的介电结构。

公开(公告)号：CN111276543B

公开(公告)日：2024-01-30

申请号：CN202010102070.3

申请日：2014-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  张铭庆 ,  陈昭成

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/423 ,  H01L21/8234 ,  H01L29/417

Abstract: 本发明公开了一种半导体器件及其制造方法。在一些实施例中，一种制造半导体器件的方法包括：提供具有凹槽和衬垫凹槽的介电层的工件；在凹槽内形成导电结构，其中，导电结构部分地填充凹槽；以及使介电层凹进，其中，在凹进之后，凹进的介电层的顶面设置在凹槽内部。

公开(公告)号：CN115497978A

公开(公告)日：2022-12-20

申请号：CN202210048496.4

申请日：2022-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  涂元添 ,  邱荣标

IPC: H01L27/24

Abstract: 一种存储单元包括底部电极、存储元件、选择器、顶部电极及连接结构。存储元件设置在底部电极上。选择器设置在存储元件上。顶部电极设置在选择器上。连接结构将存储元件电连接到选择器，其中连接结构包括基底部分及柱部分。基底部分设置在存储元件上。柱部分设置在基底部分上，其中柱部分实体连接到选择器且包括斜角柱脚。

公开(公告)号：CN115394799A

公开(公告)日：2022-11-25

申请号：CN202210054178.9

申请日：2022-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  林伯俊 ,  余绍铭 ,  林毓超

IPC: H01L27/24

Abstract: 本发明实施例是有关于一种半导体装置、存储单元和其形成方法。一种存储单元包括存储装置、连接结构、绝缘层以及选择器。连接结构设置在存储装置上并电性连接至存储装置。绝缘层覆盖存储装置和连接结构。选择器位于存储装置上并电性连接至存储装置，其中选择器设置在绝缘层上并通过贯穿绝缘层而连接到连接结构。

公开(公告)号：CN113130743A

公开(公告)日：2021-07-16

申请号：CN202110389979.6

申请日：2021-04-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  李东颖

IPC: H01L45/00 ,  G11C16/04

Abstract: 提供一种存储单元及形成所述存储单元的方法。存储单元包括底部电极、顶部电极、储存元件层及保护层。储存元件层设置在底部电极与顶部电极之间。保护层覆盖储存元件层及顶部电极，且保护层的材料衍生自储存元件层。还提供一种具有存储单元的半导体器件。

公开(公告)号：CN113130654A

公开(公告)日：2021-07-16

申请号：CN202011609073.2

申请日：2020-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  林毓超 ,  郑兆钦 ,  陈自强 ,  李东颖

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开提供半导体装置结构及其形成方法。半导体装置结构包含基底。半导体装置结构包含在基底上方的第一纳米结构。半导体装置结构包含在基底上方并围绕第一纳米结构的栅极堆叠。半导体装置结构包含在基底上方的第一源极/漏极结构和第二源极/漏极结构。栅极堆叠在第一源极/漏极结构和第二源极/漏极结构之间。半导体装置结构包含内间隔层，内间隔层覆盖第一源极/漏极结构的侧壁并部分地位于栅极堆叠和第一源极/漏极结构之间。第一纳米结构穿过内间隔层。半导体装置结构包含在栅极堆叠上方并延伸到内间隔层中的介电结构。

公开(公告)号：CN112750817A

公开(公告)日：2021-05-04

申请号：CN202011104493.5

申请日：2020-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  云惟胜 ,  李东颖

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本公开提供一种半导体装置结构。半导体装置结构包括一第一鳍部结构及一第二鳍部结构，形成于一基底上方。半导体装置结构包括一第一栅极结构，形成于第一鳍部结构上方，且第一栅极结构包括一栅极介电层的第一部分及一填充层的第一部分。半导体装置结构还包括形成于第二鳍部结构上方的一第二栅极结构以及位于第一栅极结构与第二栅极结构之间的一第一隔离密封层。第一隔离密封层直接接触栅极介电层的第一部分与填充层的第一部分。

公开(公告)号：CN112133823A

公开(公告)日：2020-12-25

申请号：CN202010337594.0

申请日：2020-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  卡罗斯·H·迪亚兹 ,  余绍铭 ,  李东颖

IPC: H01L45/00 ,  H01L43/08 ,  H01L43/12 ,  H01L27/11507

Abstract: 本发明实施例提供一种存储单元和其形成方法。存储单元包含底部电极、蚀刻停止层、可变电阻层以及顶部电极。蚀刻停止层安置在底部电极上。可变电阻层嵌入在蚀刻停止层中且与底部电极接触。顶部电极安置在可变电阻层上。还提供一种具有存储单元的半导体器件。

公开(公告)号：CN110838543A

公开(公告)日：2020-02-25

申请号：CN201910117114.7

申请日：2019-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林毓超 ,  吴昭谊 ,  陈佑昇 ,  卡罗司·迪亚兹

IPC: H01L45/00

Abstract: 本揭露描述了用于图案化相变化记忆体层的技术。将氮氧化硅(SiON)层作为第一硬遮罩并将导电保护层作为第二硬遮罩来图案化相变化记忆体层。使用有机底部抗反射涂层来提高光刻精度。控制有机底部抗反射涂层和硬遮罩氮氧化硅(SiON)层之间的厚度比和硬遮罩氮氧化硅(SiON)层的蚀刻条件，使得图案化的有机底部抗反射涂层在图案化硬遮罩氮氧化硅(SiON)层的同时完全地或接近完全地分解。