公开(公告)号：CN117317024B

公开(公告)日：2024-03-29

申请号：CN202311589183.0

申请日：2023-11-27

Applicant: 北京智芯微电子科技有限公司

Inventor： 郁文 ,  赵东艳 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  刘春颖 ,  曹永万 ,  陆姗姗 ,  张同 ,  李君建 ,  张东 ,  刘倩倩 ,  邵亚利 ,  倪芳

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本申请公开了一种高开关特性半导体器件、工艺、芯片及电子设备，属于半导体技术领域。高开关特性半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿第一方向排布的源区、体区、漂移区和漏区，漂移区内形成有沿第二方向延伸的隧穿区，第二方向与第一方向交叉；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区内设置隧穿区，在器件处于关态时，隧穿区由于势垒较高，载流子无法隧穿，能够有效降低漏电流，节约功耗，隧穿区的隔离作用能够提升耐压特性及抗电磁特性；在器件处于开态时，载流子一部分隧穿导电，一部分绕过隧穿区导电，获得较高的开态电流，具有良好的开关电流比。

公开(公告)号：CN117316931A

公开(公告)日：2023-12-29

申请号：CN202311610520.X

申请日：2023-11-29

Applicant: 北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  邓永峰 ,  陈燕宁 ,  吴波 ,  刘芳 ,  王凯 ,  李君建 ,  郁文 ,  张同 ,  吴祖谋 ,  章明瑞 ,  董子斌

IPC: H01L23/60 ,  H10N97/00

Abstract: 本发明涉及芯片技术领域，公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括：设于基底上的下极板；设于所述下极板上的第一绝缘介质；设于所述第一绝缘介质内的金属层，其中所述金属层的边缘为平滑曲面结构，以及所述平滑曲面结构与所述金属层的配合面为切面；以及设于所述第一绝缘介质上的上极板，其中所述上极板与所述金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题，同时将上极板的高电压、强电场引入到二氧化硅体内，避免不同介质层界面处（易击穿点）发生击穿导致器件失效的问题。

公开(公告)号：CN115642182A

公开(公告)日：2023-01-24

申请号：CN202211461416.4

申请日：2022-11-16

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 陈燕宁 ,  余山 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  郁文 ,  邵亚利 ,  沈美根 ,  张东

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：硅衬底；阱区；第一氧化隔离层和第二氧化隔离层，形成于阱区的两侧；第一漏极重掺杂区和第二漏极重掺杂区均为具有至少一个坡面的凸台状梯形体结构，第一漏极重掺杂区形成于部分第一氧化隔离层上，第二漏极重掺杂区形成于部分第二氧化隔离层上；第一漏极重掺杂区与第一漏极金属电极构成第一漏极，第二漏极重掺杂区与第二漏极金属电极构成第二漏极；体区、漂移区、第一场板、栅极、源极，形成于阱区。通过本发明提供的晶体管，能够改善自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件的性能和可靠性。

公开(公告)号：CN115373950A

公开(公告)日：2022-11-22

申请号：CN202211316658.4

申请日：2022-10-26

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  邓永峰 ,  陈燕宁 ,  梁英宗 ,  付振 ,  刘芳 ,  吴波 ,  郁文 ,  王凯 ,  刘倩倩 ,  余山

IPC: G06F11/30 ,  G06F16/16 ,  G06F16/178 ,  G06F21/60

Abstract: 本发明涉及芯片领域，公开一种工控机与数据监测系统。所述工控机包括：监测模块，用于在监测到所述工控机上的特定数据文件夹内的生产数据发生变化的情况下，获取所述特定数据文件夹内发生变化的生产数据的生成时间；提取模块，用于提取所述特定数据文件夹的原始数据摘要；插入模块，用于将所述生成时间作为时间戳插入所述原始数据摘要中，以形成所述特定数据文件夹的第一数据摘要；以及发送模块，用于发送所述特定数据文件夹的名称与所述第一数据摘要。由此，本发明可有效地避免生产数据被篡改，以确保生产数据的真实准确性。

公开(公告)号：CN115064582B

公开(公告)日：2022-10-25

申请号：CN202210944541.4

申请日：2022-08-08

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王帅鹏 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底，衬底内形成有第一阱区、第二阱区、体区和漂移区；场板，形成漂移区的顶部，具有向上突出于漂移区表面的台阶部和向下凹陷至漂移区内的突出部，台阶部具有同一水平高度，突出部为中间厚两端薄的构型；至少两个具有第一导电类型的反型体，反型体为月牙型构型，形成于场板的突出部的下方且位于突出部的两端位置；源极形成于体区内，漏极形成于漂移区内远离源极的一侧，栅极形成于漂移区和体区的上表面，且栅极的多晶硅覆盖部分场板。通过本发明提供的晶体管，能够降低场板两端的表面电场，提高击穿电压，提升器件的可靠性。

公开(公告)号：CN115084235A

公开(公告)日：2022-09-20

申请号：CN202210875508.0

申请日：2022-07-25

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  王于波 ,  郁文 ,  陈燕宁 ,  刘芳 ,  付振 ,  余山 ,  吴波 ,  王帅鹏 ,  刘倩倩

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

Abstract: 本发明提供一种LDMOS器件、制备方法及芯片。该器件包括：半导体衬底、栅极结构、源极区、漏极区、体区以及漂移区，栅极结构包括二氧化硅层、高K金属氧化物层和金属电极层，二氧化硅层形成在半导体衬底的上方，高K金属氧化物层形成在二氧化硅层上方，金属电极层形成在高K金属氧化物层上方；高K金属氧化物层为阶梯状结构，且漂移区上方的高K金属氧化物层的厚度大于体区上方的高K金属氧化物层的厚度。该器件去掉漏极结构与漂移区之间的隔离结构，缩短导电路径，降低导通电阻，缩小器件尺寸，节约芯片面积；二氧化硅层连接衬底，减少界面态；采用高K金属氧化物层提升器件的击穿电压，弥补去掉隔离结构后栅极结构的击穿电压会降低的不足。

公开(公告)号：CN114899103B

公开(公告)日：2022-09-13

申请号：CN202210821617.4

申请日：2022-07-13

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L21/336 ,  H01L29/16 ,  H01L29/40 ,  H01L29/78

Abstract: 本发明涉及半导体领域，提供一种碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件。所述方法包括：在N型碳化硅衬底上外延形成N型碳化硅外延层，在N型碳化硅外延层表面形成第一氧化层；在N型碳化硅外延层形成P型体区和N型漂移区；在N型漂移区的两侧边沿形成第一凹槽；在第一凹槽的侧壁形成第二氧化层，对第一凹槽底部的N型碳化硅进行离子注入形成漏极；在漏极表面沉积金属形成漏极金属层，对第一氧化层进行刻蚀形成第二凹槽，在第二凹槽内沉积多晶硅形成多晶硅栅极。本发明形成双场板结构和双沟道结构，通过双场板结构降低表面电场，提高击穿电压，通过双沟道结构降低导通电阻。

公开(公告)号：CN114937695A

公开(公告)日：2022-08-23

申请号：CN202210875537.7

申请日：2022-07-25

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 陈燕宁 ,  赵东艳 ,  王于波 ,  董广智 ,  付振 ,  刘芳 ,  余山 ,  郁文 ,  邓永峰 ,  王凯

IPC: H01L29/423 ,  H01L29/08 ,  H01L29/10 ,  H01L29/78 ,  H01L27/088 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8234

Abstract: 本发明提供一种双沟道LDMOS器件及其制备方法以及芯片，属于半导体集成电路技术领域。该LDMOS器件包括半导体衬底以及设置在半导体衬底上的漂移区、体区、源极区、漏极区和栅极结构；栅极结构设置在半导体衬底上方，且栅极结构的下表面一端与第一体区相接，另一端与第一漂移区相接；栅极结构的上表面一端与第二体区相接，另一端与第二漂移区相接；第二体区位于第一体区上方；第二漂移区位于第一漂移区上方；第一漏极区形成在第一漂移区内，第二漏极区形成在第二漂移区内；第一源极区形成在第一体区内，第二源极区形成在第二体区内；第一漏极区与第二漏极区通过第一金属连接结构连通，第一源极区与第二源极区通过第二金属连接结构连通。

公开(公告)号：CN114899103A

公开(公告)日：2022-08-12

申请号：CN202210821617.4

申请日：2022-07-13

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L21/336 ,  H01L29/16 ,  H01L29/40 ,  H01L29/78

Abstract: 本发明涉及半导体领域，提供一种碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件。所述方法包括：在N型碳化硅衬底上外延形成N型碳化硅外延层，在N型碳化硅外延层表面形成第一氧化层；在N型碳化硅外延层形成P型体区和N型漂移区；在N型漂移区的两侧边沿形成第一凹槽；在第一凹槽的侧壁形成第二氧化层，对第一凹槽底部的N型碳化硅进行离子注入形成漏极；在漏极表面沉积金属形成漏极金属层，对第一氧化层进行刻蚀形成第二凹槽，在第二凹槽内沉积多晶硅形成多晶硅栅极。本发明形成双场板结构和双沟道结构，通过双场板结构降低表面电场，提高击穿电压，通过双沟道结构降低导通电阻。

公开(公告)号：CN114864666A

公开(公告)日：2022-08-05

申请号：CN202210810588.1

申请日：2022-07-11

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网上海市电力公司 ,  国家电网有限公司

Inventor： 赵东艳 ,  王于波 ,  陈燕宁 ,  吴波 ,  刘芳 ,  邓永锋 ,  王凯 ,  余山 ,  付振 ,  郁文 ,  刘倩倩 ,  王帅鹏 ,  彭鹏 ,  邵宇鹰

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

Abstract: 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区；设于所述N型漂移区上的场氧化层与N型掺杂区；以及设于所述场氧化层与所述N型掺杂区上的栅极，其中，所述N型掺杂区包括所述场氧化层、所述栅极与所述N型漂移区的交界区。本发明中的N型掺杂区可在保证一定的关断状态下的击穿电压（BVoff）下减小NLDMOS器件的导通电阻，同时有效地将电力线密度重新分布以降低交界区的电场峰值，在器件大注入时为漂移区提供额外的净电荷，从而能够使Kirk效应得到有效的抑制，进而提高导通状态下的击穿电压（BVon），即，提高NLDMOS器件的安全工作区和可靠性。