-
公开(公告)号：CN118522751A
公开(公告)日：2024-08-20
申请号：CN202410594927.6
申请日：2024-05-14
Applicant: 北京怀柔实验室
IPC: H01L29/06 , H01L29/417 , H01L29/74 , H01L21/332 , H02M1/36
Abstract: 本发明涉及一种功率半导体器件及其制作方法，功率半导体器件包括至少一个门极换流晶闸管单元，门极换流晶闸管单元包括第一导电类型基区，第一导电类型基区包括掺杂浓度不同的第一子基区、第二子基区和第三子基区，第一子基区和第二子基区独立设置、通过第三子基区隔开；门极换流晶闸管单元还包括第二导电类型发射区、阴极电极和门极电极，第二导电类型发射区设置在第一子基区上，第一子基区覆盖第二导电类型发射区的侧面和底面，阴极电极设置在第二导电类型发射区上，门极电极设置在第二子基区上，提高了门极换流晶闸管单元的关断电流，提高了换流时门极换流晶闸管单元抗触发的能力。
-
公开(公告)号：CN118507519A
公开(公告)日：2024-08-16
申请号：CN202410814112.4
申请日：2024-06-21
Applicant: 北京怀柔实验室
IPC: H01L29/745 , H01L21/332
Abstract: 本公开涉及一种门极换流晶闸管及其制备方法、电子设备，门极换流晶闸管的至少一个功能单元包括叠层结构、位于叠层结构第一侧且沿第一方向依次分布的第一门极、阴极、第二门极，以及位于叠层结构的第二侧的阳极；第一侧、第二侧为叠层结构沿第二方向相互背离的两侧；叠层结构包括沿第二方向依次层叠的第一外延层、第二外延层及第三外延层；第三外延层内包括位于第一门极、第二门极之间，且与阴极电连接的发射区；第二外延层包括宽禁带半导体材料且具有目标晶格，第一外延层、第三外延层的导电类型相同；第二外延层、发射区的导电类型相同，且与第一外延层的导电类型相反，至少能够在没有降低芯片耐压幅值的情况下，减小芯片的厚度与体积。
-
公开(公告)号：CN118197904A
公开(公告)日：2024-06-14
申请号：CN202410176648.8
申请日：2024-02-08
Applicant: 北京怀柔实验室
IPC: H01L21/02 , H01L21/266 , H01L21/225 , H01L29/06
Abstract: 一种波浪形结构半导体、其制备方法及应用。所述半导体结构的制备方法包括：形成位于两种材料界面的、掺杂浓度变化的半导体结构；在所述半导体结构上外延生长形成外延层；根据需要对所述外延层进行受控掺杂，使所述外延层形成缓变外延层，得到最终的半导体结构。本发明的半导体结构的形貌、掺杂浓度、界面过渡要求可以通过设计和工艺相结合，实现高精度控制和制备，形貌要求可控制在纳米级，且深度的最大范围相比传统工艺可提高5倍以上；通过缓变外延的过渡界面调控，以及外延制备异型基区的方式，极大提高了掺杂的浓度的纵向和横向均匀性。本发明的工艺稳定、可控，提高了芯片制备的良率。
-
公开(公告)号：CN119920690A
公开(公告)日：2025-05-02
申请号：CN202510374463.2
申请日：2025-03-27
Applicant: 北京怀柔实验室
IPC: H01L21/28
Abstract: 本申请提供了一种半导体器件的电极制备方法。该电极制备方法包括：提供半导体基体和供体衬底，半导体基体具有第一表面，第一表面中具有凸台结构，供体衬底具有第二表面；在第二表面上形成转印薄膜，转印薄膜的材料包括导电材料；将转印薄膜与凸台结构的顶部台面贴合；采用转印技术将半导体基体与供体衬底分离，以使顶部台面拾取转印薄膜中与顶部台面贴合的导电材料，其中，转印技术通过控制剥离速度实现拾取；对顶部台面的导电材料进行固化，以得到半导体器件的电极。通过本申请，解决了现有技术中半导体器件的台面电极图形化均匀性低的问题。
-
公开(公告)号：CN118824852A
公开(公告)日：2024-10-22
申请号：CN202410900723.0
申请日：2024-07-05
Applicant: 北京怀柔实验室
IPC: H01L21/332 , H01L29/10 , H01L21/266 , H01L21/265 , H01L29/744
Abstract: 本公开涉及一种门极换流晶闸管芯片及其制备方法，涉及半导体技术领域。所述门极换流晶闸管芯片的制备方法，包括以下步骤：提供衬底；向衬底的上表面进行第一型掺杂形成第一型基区，向衬底的下表面进行第一型掺杂形成第一型阳极区；向第一型基区的上表面进行第一型离子注入，通过调节注入角度和/或注入掩膜版开口大小，形成纵向和横向变掺杂且具有预设掺杂浓度的第一型掺杂基区；向第一型掺杂基区的上表面进行第二型杂质扩散，形成第二型掺杂发射区；于第一型阳极区的下表面进行第一型离子注入，形成第一型掺杂发射区。本公开可以提升器件的关断性能。
-
Patent Agency Ranking
公开(公告)号：CN118748201A
公开(公告)日：2024-10-08
申请号：CN202410889910.3
申请日：2024-07-04
Applicant: 北京怀柔实验室
IPC: H01L29/06 , H01L29/74 , H01L21/332
Abstract: 一种功率半导体器件的终端结构、制造方法及功率半导体器件，属于半导体器件技术领域。所述终端结构中的P基区为JTE结构；所述终端结构为负斜角结构。其中，JTE结构包括多个连续的JTE区，JTE区在表面位置处的掺杂浓度是连续的，在JTE区底部、JTE区与有源区的交界处和JTE区之间的交界处掺杂浓度是非连续的。本发明的终端结构采用JTE和磨角台面复合终端结构，利用JTE结构降低终端区P基区电荷，拓宽边缘耗尽层，降低表面电场强度；同时JTE对体内电场进行调制，降低电场集中，进一步降低表面电场强度，提高击穿电压，减少终端尺寸。
-
公开(公告)号：CN118707295A
公开(公告)日：2024-09-27
申请号：CN202410832627.7
申请日：2024-06-26
Applicant: 北京怀柔实验室
IPC: G01R31/28
Abstract: 本发明涉及用于测试芯片的电学测试模块、测试装置和测试方法。所述电学测试模块所述电学测试模块包括沿竖直方向由下至上依次叠置的触点阵列层、地线层、至少两个信号线层、信号电源层、驱动电源和贴片元件层；电学测试模块提供如下的电路：触点仅在所述至少两个信号线层中同时有信号发出的情况下开通，以便测量触点与门极探针之间的电压。本发明采用电学扫描取代机械位移扫描的方式完成对芯片上多达上万个梳条的门阴极耐压测试，并且能筛选定位失效阴极梳条，从而提高测试效率、简化结构、降低成本。
-
公开(公告)号：CN118538758A
公开(公告)日：2024-08-23
申请号：CN202410741456.7
申请日：2024-06-07
Applicant: 北京怀柔实验室
IPC: H01L29/06 , H01L29/36 , H01L21/332 , H01L29/744
Abstract: 本申请涉及一种高阻断能力的功率半导体结构、制备方法以及功率器件。所述方法包括：包括基区，浮结区，浮结区位于基区中，浮结区包括至少一个浮结；浮结区的掺杂类型与基区的掺杂类型相反，且浮结区的掺杂浓度大于基区的掺杂浓度；浮结区，用于改变功率半导体结构的电场分布，以提高功率半导体结构的阻断能力。在现有的功率半导体结构的基础上增加浮结区，并将浮结区设置为与基区的掺杂类型相反的掺杂类型，改变功率半导体结构的电场分布，提高了功率半导体结构阻断电压的能力，并且浮结区的掺杂浓度大于基区的掺杂浓度，进一步保证了阻断电压的能力。
-
公开(公告)号：CN222869300U
公开(公告)日：2025-05-13
申请号：CN202520595428.9
申请日：2025-04-01
Applicant: 北京怀柔实验室
Abstract: 本实用新型涉及半导体技术领域，公开了一种功率半导体器件，所述功率半导体器件包括：有源区、门极环以及终端区，其中，所述有源区包括：多个阴极环区，其中，所述阴极环区包括一个阴极环或相邻的多个阴极环；以及多个阳极区，与所述多个阴极环区一一对应，其中，与靠近所述门极环的阴极环区相对应的阳极区的掺杂浓度大于与远离所述门极环的阴极环区相对应的阳极区的掺杂浓度。本实用新型为关断时远门极环提供更大的电流裕量，对抗关断时因关断的不均匀性带来的远门极环阳极电流再分配导致的提前失效，从而极大地提升器件的整体关断能力。
-
公开(公告)号：CN222465194U
公开(公告)日：2025-02-11
申请号：CN202421041918.6
申请日：2024-05-14
Applicant: 北京怀柔实验室
Abstract: 本新型涉及一种功率半导体器件，功率半导体器件包括门极接触环以及至少一个门极换流晶闸管；门极换流晶闸管包括独立设置在第一基区中的阴极区和门极区，阴极区和门极区通过第一基区和门极接触环电连接；至少一个门极换流晶闸管和门极接触环的距离不同，各门极换流晶闸管的门极区的电阻与其和门极接触环之间的距离负相关，以减小门极接触环施加到各门极换流晶闸管的电压差，提高功率半导体器件的电压均匀性，进而提高了功率半导体器件的关断均匀性。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.039 seconds)
