公开(公告)号：CN118860191A

公开(公告)日：2024-10-29

申请号：CN202410909465.2

申请日：2024-07-08

Applicant: 北京大学

Inventor： 周正 ,  吴嗣昊 ,  徐傲然 ,  段瑞斌 ,  张兴 ,  韩德栋 ,  刘力锋 ,  王漪

IPC: G06F3/041 ,  G06F3/044

Abstract: 本申请公开了一种触控器件结构，包括TFT器件以及MIM电容，所述TFT器件包括源极、漏极以及栅极，所述MIM电容包括上极板以及下极板，所述上极板与所述下极板之间通过绝缘层分隔，所述TFT器件的源极与MIM电容的下极板相连接，其中：所述TFT器件用于实现触控器件的选通及关断；所述MIM电容用于感知触控器件所处的状态。MIM电容未被触碰时，下极板与大地自然形成一系列寄生电容，共同构成触控器件的自电容；MIM电容被触碰时额外形成与自电容为并联关系的触碰电容，使得源极总电容量增加；利用TFT器件对触控器件的选通和关断作用降低触控传感器阵列中的寄生电容，实现高分辨率触控传感器阵列中信噪比的提高。

公开(公告)号：CN117637617A

公开(公告)日：2024-03-01

申请号：CN202311677896.2

申请日：2023-12-08

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 韩德栋 ,  李岳 ,  方志增 ,  罗易 ,  许登钦 ,  张兴 ,  刘力锋 ,  王漪

IPC: H01L21/8238 ,  H01L21/34 ,  H01L29/786

Abstract: 本发明公开了一种制备垂直沟道金属氧化物半导体晶体管的方法，属于半导体技术领域。本发明首先RIE刻蚀氧化硅隔离层形成沟槽，再分别制备源/漏电极、有源层、栅介质层以及金属栅电极，得到由位于沟槽内的栅极控制的串联垂直沟道氧化物晶体管。采用本发明可以避免源漏交叠区的产生以及其导致的源漏寄生电容；可以通过一次光刻形成两个晶体管的串联。

公开(公告)号：CN117410185A

公开(公告)日：2024-01-16

申请号：CN202311598365.4

申请日：2023-11-28

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 韩德栋 ,  易庭甄 ,  解靖烨 ,  许登钦 ,  张鸣鹤 ,  张兴 ,  刘力锋 ,  王漪

IPC: H01L21/34 ,  H01L21/423 ,  H01L21/443 ,  H01L29/786

Abstract: 本发明公开了一种氧化物晶体管的制备方法，属于集成电路微纳电子器件领域。本发明在氧化物晶体管的制备过程中，在室温下对器件源/漏接触面进行了等离子体处理，成功提升了氧化物晶体管的迁移率和驱动电压，并改善了源/漏接触面的表面粗糙度。采用本发明制备的氧化物晶体管性能优异，具有实际应用潜力，且工艺步骤简单、制备温度低、成本低。

公开(公告)号：CN113013250B

公开(公告)日：2022-08-26

申请号：CN202110205068.3

申请日：2021-02-24

Applicant: 北京大学

Inventor： 董俊辰 ,  李琪 ,  韩德栋 ,  王漪 ,  张兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/51 ,  H01L21/34 ,  H01L21/443

Abstract: 本发明公开了一种场效应晶体管及其制备方法，属于微电子器件领域。该场效应晶体管包括衬底、栅电极、金属‑绝缘层电介质、有源层和源/漏电极，栅电极位于衬底之上，金属‑绝缘层电介质位于栅电极之上，有源层位于金属‑绝缘层电介质之上,源/漏电极位于有源层之上，所述金属‑绝缘层电介质结构采用氧化铝/钛/氧化铝的三明治结构，所述氧化铝薄膜厚度分别为10‑100纳米，钛薄膜为金属钛薄膜或氧化钛薄膜，所述钛薄膜厚度为10‑100纳米。本发明提出了一种用于微电子器件的新型high‑k电介质材料，该金属‑绝缘层混合电介质采用磁控溅射和原子层淀积工艺制备，步骤简单、成本低，具有实际应用潜力。

公开(公告)号：CN110689839A

公开(公告)日：2020-01-14

申请号：CN201911256425.8

申请日：2019-12-10

Applicant: 京东方科技集团股份有限公司 ,  北京大学软件与微电子学院

Inventor： 李新国 ,  郝学光 ,  王漪

IPC: G09G3/20 ,  G09G3/3266 ,  G09G3/36 ,  G09G3/32 ,  G11C19/28

Abstract: 本发明提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，涉及显示技术领域。移位寄存器单元包括移位寄存模块和输出模块，所述移位寄存模块在复位信号以及第一时钟信号的控制下，对输入信号进行移位寄存，以生成进位输出信号；移位输出节点的电压信号与所述进位输出信号反相；输出模块用于根据输出控制信号和第二时钟信号生成栅极驱动信号；输出控制信号为所述进位输出信号或所述移位输出节点的电压信号。本发明所述的移位寄存器单元、驱动方法、栅极驱动电路和显示装置特性稳定。所述显示装置可以为有机发光二极管显示装置、液晶显示装置或聚合物发光器件显示装置。

公开(公告)号：CN105552113B

公开(公告)日：2018-07-13

申请号：CN201610111860.1

申请日：2016-02-29

Applicant: 北京大学

Inventor： 王漪 ,  张晓密 ,  伦志远 ,  丛瑛瑛 ,  董俊辰 ,  赵飞龙 ,  韩德栋

IPC: H01L29/10 ,  H01L29/16 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明公开了一种硅衬底上的辐射敏感场效应晶体管(RadFET)及其制备方法。该器件的绝缘沟道层依次为：湿法制备的二氧化硅层、石墨烯薄膜、以及干法制备的二氧化硅层。多层石墨烯材料作为沟道层，增强了RadFET探测器的灵敏度；且湿法制备的疏松氧化硅层起到缓冲作用，可以有效减缓高能粒子辐射带来的器件损伤，同时避免了石墨烯薄膜与源漏电极直接接触带来的界面问题，提高了器件的寿命和性能。此外，对干法制备的二氧化硅进行离子注入工艺，引入较高浓度的杂质陷阱，可以有效的调整器件的阈值电压，同时减小源漏接触电阻，增强器件灵敏度。该RadFET探测器工艺简单、制备成本低，适用于辐射总剂量的探测，具有广泛的应用前景。

公开(公告)号：CN104134701B

公开(公告)日：2017-05-03

申请号：CN201410392233.0

申请日：2014-08-11

Applicant: 北京大学

Inventor： 孙雷 ,  徐浩 ,  张一博 ,  韩静文 ,  王漪 ,  张盛东

IPC: H01L29/812 ,  H01L21/338 ,  H01L29/417 ,  H01L29/06

Abstract: 杂质分凝肖特基源漏器件，包括一个垂直方向的环状半导体沟道，一个环状栅电极，一个环状栅介质层，一个源区，一个杂质分凝区，一个漏区，一个杂质分凝区，一个半导体衬底；源区位于垂直沟道的底部，与衬底相接；杂质分凝区介于源区与垂直沟道之间；漏区位于垂直沟道的顶部；杂质分凝区介于漏区与垂直沟道之间；栅介质层和栅电极呈环状围绕住垂直沟道；源区和漏区分别与沟道形成相同势垒高度的肖特基接触；源端和漏端杂质分凝区为同种杂质高掺杂区域。该结构利用肖特基势垒源漏结构降低了热预算、减小了漏电流、简化了工艺要求，利用杂质分凝减薄了势垒、增大了驱动电流，并利用垂直沟道、环形栅结构突破了集成加工光刻极限限制，提高了集成度。

公开(公告)号：CN105589250A

公开(公告)日：2016-05-18

申请号：CN201610082370.3

申请日：2016-02-05

Applicant: 京东方科技集团股份有限公司 ,  北京大学

Inventor： 李新国 ,  王漪 ,  张兴 ,  武延兵

IPC: G02F1/1335

CPC classification number: G02F1/133621 ,  G02F1/017 ,  G02F2001/01791 ,  G02F2001/133614 ,  G02F2202/36 ,  G02F2203/055 ,  G02F1/133514

Abstract: 本发明提供一种显示基板、显示面板、显示装置及制作方法。所述显示基板包括衬底基板以及设置于所述衬底基板上的量子点层，所述量子点层能够在预定波长范围的光线的激发下发光，所述显示基板还包括：滤光层，设置于所述量子点层的靠近所述显示基板的显示侧的一侧，所述滤光层至少覆盖所述量子点层的部分区域，用于滤除外界环境光中的所述预定波长范围的光线。本发明的滤光层可以滤除外界环境光中的预定波长范围的光线，降低或者是避免外界环境光中的预定波长范围的光线对量子点层的影响，提高包括该显示基板的显示装置的对比度。

公开(公告)号：CN104576759A

公开(公告)日：2015-04-29

申请号：CN201510039672.8

申请日：2015-01-27

Applicant: 北京大学

Inventor： 王漪 ,  周晓梁 ,  丛瑛瑛 ,  赵飞龙 ,  董俊辰 ,  韩德栋 ,  张盛东 ,  刘晓彦

IPC: H01L29/786 ,  H01L29/417 ,  H01L21/336

CPC classification number: H01L29/7869 ,  H01L29/41733 ,  H01L29/66969

Abstract: 本发明公开了一种金属氧化物半导体薄膜晶体管及其制备方法，属于半导体集成电路和平板显示及其相关制造技术领域。本发明核心是采用了叠层结构源电极和漏电极，电极的下层为金属氧化物半导体薄膜，电极的上层为导电薄膜。叠层源电极和漏电极的下层金属氧化物薄膜采用与沟道有源层相同或不同的材料，其电导率小于有源层金属氧化物薄膜。两层金属氧化物薄膜由射频磁控溅射方法形成。本发明氧化物半导体薄膜晶体管具有高迁移率,关态电流小，大开关电流比等优点，且与传统结构器件相比工艺复杂度未提高，制备方法和传统CMOS工艺相兼容，具有较高的实用价值，有望在未来的TFT集成电路中得到应用。

公开(公告)号：CN104241397A

公开(公告)日：2014-12-24

申请号：CN201410428648.9

申请日：2014-08-27

Applicant: 北京大学

Inventor： 孙雷 ,  徐浩 ,  张一博 ,  韩静文 ,  王漪 ,  张盛东

IPC: H01L29/812 ,  H01L21/338 ,  H01L29/41

CPC classification number: H01L29/78 ,  H01L29/41733 ,  H01L29/4975 ,  H01L29/66477

Abstract: 一种双层源/漏肖特基势垒结构的MOS晶体管，包括半导体衬底、沟道区；下层金属硅化物源区、下层金属硅化物漏区；上层金属硅化物源区、上层金属硅化物漏区；栅介质层和控制栅；其中，沟道区呈长方体状，一侧与上、下两层金属硅化物源区相接，另一侧与上、下两层金属硅化物漏区连接；沟道区位于控制栅和栅介质层的下方；上层源区和上层漏区金属硅化物为低肖特基势垒的同种材料；下层源区和下层漏区金属硅化物为高肖特基势垒的同种材料；上下源漏之间金属硅化物材料不同；上层金属硅化物的厚度小于下次硅化物的厚度。所述的晶体管利用双层肖特基势垒提高了开态电流、抑制了漏电流、解决了超薄体的工艺限制。