-
公开(公告)号：CN101281908A
公开(公告)日：2008-10-08
申请号：CN200810100381.5
申请日：2008-02-26
Applicant: 卡西欧计算机株式会社
Inventor： 三原一郎
IPC: H01L27/04 , H01L27/08 , H01L23/482 , H01L23/522
CPC classification number: H01L23/645 , H01L21/76898 , H01L23/481 , H01L23/5227 , H01L2224/02372 , H01L2224/0401 , H01L2224/05569 , H01L2224/0557 , H01L2224/131 , H01L2924/0002 , H01L2924/19015 , H01L2924/014 , H01L2224/05552
Abstract: 本发明涉及半导体装置，在硅基板的上表面设置的第三上层绝缘膜上，设置多根布线、柱状电极、密封膜和焊球。在硅基板的下表面设置的衬底绝缘膜的下表面，设置螺旋形状的薄膜电感元件。薄膜电感元件的内端和外端通过在硅基板等上表面设置的上下导通部连接到布线。这种情况下，不必在形成有布线的第三上层绝缘膜的上表面确保薄膜电感元件形成区域，因此即使具有薄膜电感元件，也能够使第三上层绝缘膜的上表面形成的布线的布线不容易受到限制。
-
公开(公告)号：CN100358118C
公开(公告)日：2007-12-26
申请号：CN03800128.4
申请日：2003-02-03
Applicant: 卡西欧计算机株式会社
IPC: H01L21/60 , H01L23/485 , H01L25/10
CPC classification number: H01L21/6835 , H01L21/568 , H01L23/3114 , H01L23/5389 , H01L24/19 , H01L24/24 , H01L24/83 , H01L24/97 , H01L25/0655 , H01L25/105 , H01L2221/68345 , H01L2224/02166 , H01L2224/0401 , H01L2224/05548 , H01L2224/05567 , H01L2224/12105 , H01L2224/13022 , H01L2224/16225 , H01L2224/24195 , H01L2224/24226 , H01L2224/2518 , H01L2224/32225 , H01L2224/32245 , H01L2224/73204 , H01L2224/73267 , H01L2224/83 , H01L2224/92244 , H01L2224/97 , H01L2225/1035 , H01L2225/1058 , H01L2924/0002 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01075 , H01L2924/01078 , H01L2924/07811 , H01L2924/14 , H01L2924/15173 , H01L2924/15174 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/18161 , H01L2924/18162 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/30107 , H01L2224/82 , H01L2924/00 , H01L2224/05552 , H01L2924/00012
Abstract: 将多个半导体芯片(23)结合至基板(21)上所形成的粘接层(22)。然后，对多个半导体芯片(23)集中形成第一至第三绝缘膜(31、35、39)、第一和第二底垫金属层(33、37)、第一和第二重新布线(34、38)，以及焊球(41)。在这种情况下，第一和第二底垫金属层(33、37)通过溅射法形成，且第一和第二重新布线(34、38)通过电镀法形成。随后，在位于相邻半导体芯片(23)之间的区域中切割由三个绝缘膜(39、35、31)、粘接层(22)和基板(21)组成的分层结构。
-
公开(公告)号：CN101091250A
公开(公告)日：2007-12-19
申请号：CN200680001479.4
申请日：2006-05-30
Applicant: 卡西欧计算机株式会社
IPC: H01L23/528
CPC classification number: H01L23/3114 , H01L23/5286 , H01L24/10 , H01L24/13 , H01L2224/05001 , H01L2224/05008 , H01L2224/05022 , H01L2224/05023 , H01L2224/05024 , H01L2224/05027 , H01L2224/05124 , H01L2224/05147 , H01L2224/05569 , H01L2224/05647 , H01L2224/13 , H01L2224/13099 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/13091 , H01L2924/14 , H01L2924/30105 , H01L2924/00 , H01L2924/00014 , H01L2924/013
Abstract: 一种半导体器件，包括具有集成电路的半导体基板，形成于所述半导体基板上的第一绝缘膜，形成于所述第一绝缘膜上的至少一个电源内部布线，和形成于所述第一绝缘膜上和所述内部布线上并且具有暴露出部分所述内部布线的多个开口的第二绝缘膜。至少一条布线被形成于所述第二绝缘膜的上侧上以与所述内部布线对应，并经由所述第二绝缘膜的多个开口电连接到所述内部布线。该布线具有至少一个外部电极焊盘部分，其数量小于在所述第二绝缘膜中的开口的数量。
-
Patent Agency Ranking
公开(公告)号：CN101013684A
公开(公告)日：2007-08-08
申请号：CN200710087684.3
申请日：2003-02-03
Applicant: 卡西欧计算机株式会社
IPC: H01L23/485 , H01L23/538 , H01L25/00
CPC classification number: H01L24/97 , H01L2224/12105 , H01L2224/19 , H01L2224/24 , H01L2224/24137 , H01L2224/24195 , H01L2224/24226 , H01L2224/24246 , H01L2224/32225 , H01L2224/32245 , H01L2224/73267 , H01L2224/97 , H01L2225/1035 , H01L2225/1058 , H01L2924/01075 , H01L2924/181 , H01L2924/18162 , H01L2224/83 , H01L2224/82 , H01L2924/00012
Abstract: 将多个半导体芯片(23)结合至基板(21)上所形成的粘接层(22)。然后，对多个半导体芯片(23)集中形成第一至第三绝缘膜(31、35、39)、第一和第二底垫金属层(33、37)、第一和第二重新布线(34、38)，以及焊球(41)。在这种情况下，第一和第二底垫金属层(33、37)通过溅射法形成，且第一和第二重新布线(34、38)通过电镀法形成。随后，在位于相邻半导体芯片(23)之间的区域中切割由三个绝缘膜(39、35、31)、粘接层(22)和基板(21)组成的分层结构。
-
公开(公告)号：CN1329970C
公开(公告)日：2007-08-01
申请号：CN200410095151.6
申请日：2004-10-12
Applicant: 卡西欧计算机株式会社
IPC: H01L21/60
CPC classification number: H01L24/10 , G01R31/2863 , G01R31/2886 , H01L23/3114 , H01L24/13 , H01L2224/05008 , H01L2224/05022 , H01L2224/05024 , H01L2224/05124 , H01L2224/05147 , H01L2224/05569 , H01L2224/05571 , H01L2224/05647 , H01L2224/13 , H01L2224/13022 , H01L2224/131 , H01L2924/00013 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2224/13099 , H01L2924/00 , H01L2924/00014
Abstract: 本发明提供一种在具备焊锡球的半导体器件中，不使探针与焊锡球接触即可进行预烧的制造方法。在晶片状态的半导体器件(1)上形成柱状电极(9)和密封膜(10)之后，使探针(23)与柱状电极(9)接触并进行预烧。接下来，在柱状电极(9)上形成焊锡球，并切割晶片状态的半导体基板(1)。结果是，可以防止由于探针(23)的接触而导致的焊锡球的不必要的变形。此外，即使焊锡球的高度上存在偏差，也可以进行预烧。
-
公开(公告)号：CN1649139A
公开(公告)日：2005-08-03
申请号：CN200510005873.2
申请日：2005-01-27
Applicant: 卡西欧计算机株式会社
Inventor： 三原一郎
IPC: H01L23/485 , H01L21/60
CPC classification number: H01L24/24 , H01L23/3114 , H01L23/3128 , H01L23/5389 , H01L24/82 , H01L24/97 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/24226 , H01L2224/32225 , H01L2224/73267 , H01L2224/82039 , H01L2224/82047 , H01L2224/92244 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01057 , H01L2924/01074 , H01L2924/01078 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2224/82 , H01L2224/83 , H01L2924/00
Abstract: 本发明涉及半导体器件及其制造方法。对在底板(1)上设有被称作半导体构成体(2)、在半导体构成体(2)周围的底板(1)上设有绝缘层(13)、在半导体构成体(2)和绝缘层(13)上设有上层布线的半导体器件，谋求薄型化。在预浸料坯材形成的底板(1)的上表面，固着半导体构成体(2)的硅衬底(3)的下表面。这样，与在底板(1)的上表面间隔着由接合材料等形成的粘接层来粘接半导体构成体(2)的硅衬底(3)的下表面的情况相比较，可以减薄与粘接层的厚度相当的量。
-
公开(公告)号：CN1633705A
公开(公告)日：2005-06-29
申请号：CN03800128.4
申请日：2003-02-03
Applicant: 卡西欧计算机株式会社
IPC: H01L21/60 , H01L23/485 , H01L25/10
CPC classification number: H01L21/6835 , H01L21/568 , H01L23/3114 , H01L23/5389 , H01L24/19 , H01L24/24 , H01L24/83 , H01L24/97 , H01L25/0655 , H01L25/105 , H01L2221/68345 , H01L2224/02166 , H01L2224/0401 , H01L2224/05548 , H01L2224/05567 , H01L2224/12105 , H01L2224/13022 , H01L2224/16225 , H01L2224/24195 , H01L2224/24226 , H01L2224/2518 , H01L2224/32225 , H01L2224/32245 , H01L2224/73204 , H01L2224/73267 , H01L2224/83 , H01L2224/92244 , H01L2224/97 , H01L2225/1035 , H01L2225/1058 , H01L2924/0002 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01075 , H01L2924/01078 , H01L2924/07811 , H01L2924/14 , H01L2924/15173 , H01L2924/15174 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/18161 , H01L2924/18162 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/30107 , H01L2224/82 , H01L2924/00 , H01L2224/05552 , H01L2924/00012
Abstract: 将多个半导体芯片(23)结合至基板(21)上所形成的粘接层(22)。然后，对多个半导体芯片(23)集中形成第一至第三绝缘膜(31、35、39)、第一和第二底垫金属层(33、37)、第一和第二重新布线(34、38)，以及焊球(41)。在这种情况下，第一和第二底垫金属层(33、37)通过溅射法形成，且第一和第二重新布线(34、38)通过电镀法形成。随后，在位于相邻半导体芯片(23)之间的区域中切割由三个绝缘膜(39、35、31)、粘接层(22)和基板(21)组成的分层结构。
-
公开(公告)号：CN1568546A
公开(公告)日：2005-01-19
申请号：CN03801269.3
申请日：2003-08-05
Applicant: 卡西欧计算机株式会社
IPC: H01L23/538 , H01L25/10 , H01L23/31
CPC classification number: H01L21/6835 , H01L21/568 , H01L23/3128 , H01L23/36 , H01L23/49811 , H01L23/49816 , H01L23/5384 , H01L23/5385 , H01L23/5387 , H01L23/5389 , H01L24/19 , H01L24/48 , H01L24/73 , H01L24/83 , H01L24/97 , H01L25/03 , H01L25/0652 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L2224/0401 , H01L2224/04105 , H01L2224/05599 , H01L2224/1147 , H01L2224/12105 , H01L2224/16225 , H01L2224/20 , H01L2224/211 , H01L2224/24227 , H01L2224/24247 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/45099 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/73204 , H01L2224/73265 , H01L2224/73267 , H01L2224/82039 , H01L2224/83 , H01L2224/85399 , H01L2224/92244 , H01L2224/97 , H01L2225/0651 , H01L2225/06572 , H01L2225/06582 , H01L2225/1035 , H01L2225/1058 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01075 , H01L2924/01078 , H01L2924/01082 , H01L2924/07811 , H01L2924/09701 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/15312 , H01L2924/16152 , H01L2924/16195 , H01L2924/181 , H01L2924/18162 , H01L2924/19041 , H01L2924/19043 , H01L2924/19106 , H01L2924/3025 , H01L2924/3511 , H01L2224/85 , H01L2224/82 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: 一种半导体器件，它包括半导体结构部件(23)，它具有一块半导体基片(24)，这块基片有第一表面和第二表面，并具有在第一表面上形成的集成电路元件、多个连接在集成电路元件上的连接条带(25)、覆盖半导体基片并具有用于暴露上述连接条带(25)的孔(28)的保护层(27)、以及多个布置在保护层(27)上与连接条带(25)连接并具有条带的导体(31)。上绝缘层(37)覆盖除了条带之外、包括上述导体(31)在内的半导体结构部件(23)的整个上表面。密封构件(34或36)覆盖半导体结构部件(23)的至少一个侧表面。上导体(43)在上绝缘层上形成，并分别具有与上述条带电连接的端部和外连接条带，至少一个上导体的外连接条带布置在与密封构件相对应的区域内。
-
-
-
-
-
-
-
Search Results
38
records
(took 0.061 seconds)
