公开(公告)号：CN103137537B

公开(公告)日：2015-04-15

申请号：CN201110383790.2

申请日：2011-11-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张波 ,  俞文杰 ,  赵清太 ,  狄增峰 ,  张苗 ,  王曦

IPC: H01L21/762 ,  H01L29/06

Abstract: 本发明提供一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，通过刻蚀工艺可以控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。

公开(公告)号：CN104425342A

公开(公告)日：2015-03-18

申请号：CN201310382840.4

申请日：2013-08-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  陈达 ,  狄增峰 ,  薛忠营 ,  王刚 ,  刘林杰 ,  母志强 ,  叶林

IPC: H01L21/762 ,  H01L21/683

CPC classification number: H01L21/76254

Abstract: 本发明提供一种厚度可控的绝缘体上半导体材料的制备方法，包括步骤：1）于第一衬底表面外延一掺杂的单晶薄膜；2）依次外延一重掺杂单晶层及一顶层半导体材料；3）将剥离离子注入至单晶薄膜下方的第一衬底预设深度的位置；4）提供表面具有绝缘层的第二衬底，并键合绝缘层及顶层半导体材料；5）使重掺杂单晶层与第一衬底从该单晶薄膜处分离；6）采用预设溶液腐蚀以去除重掺杂单晶层，其中，所述预设溶液对重掺杂单晶层的腐蚀速率大于其对顶层半导体材料的腐蚀速率。本发明通过掺杂的超薄单晶薄膜实现剥离，将剥离面控制在非常薄的一个层面内；通过高选择比的腐蚀工艺，可以制作出高质量且厚度可控性高的绝缘体上半导体材料。

公开(公告)号：CN103137565B

公开(公告)日：2014-12-24

申请号：CN201110384236.6

申请日：2011-11-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  张波 ,  赵清太 ,  狄增峰 ,  张苗 ,  王曦

IPC: H01L21/8249 ,  H01L29/06

Abstract: 本发明提供一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。

公开(公告)号：CN104157579A

公开(公告)日：2014-11-19

申请号：CN201410457619.5

申请日：2014-09-10

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  母志强 ,  陈达 ,  薛忠营 ,  狄增峰 ,  王曦

IPC: H01L21/336

CPC classification number: H01L29/66477

Abstract: 本发明提供一种多沟道全包围栅极的半导体器件结构的制备方法，所述制备方法包括步骤：1）提供一硅衬底，于所述硅衬底表面形成Ge底层；2）在所述Ge底层上生长SiGe/Ge周期结构，最上一层用Ge覆盖；3）于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的多个间隔排列的凹槽；4）采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe，形成具有间隔的多层Ge结构；5）于所述多层Ge结构的上表面及多层Ge结构之间及侧壁形成栅介质层。本发明提供了一种工艺简单，成本低廉的多沟道全包围栅极的半导体器件结构的制备方法，所制备的半导体器件结构具有多个沟道，可以进一步提高器件性能。本发明具有结构及工艺简单，集成度高等优点，适用于工业生产。

公开(公告)号：CN102738060B

公开(公告)日：2014-04-23

申请号：CN201210225637.1

申请日：2012-07-02

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  叶林 ,  狄增峰 ,  薛忠营

IPC: H01L21/762

CPC classification number: H01L21/76254

Abstract: 本发明提供一种GOI晶片结构的制备方法，该方法首先利用Smart-Cut技术制作出SGOI晶片结构，然后对SGOI晶片结构进行锗浓缩，从而得到GOI晶片结构。由于利用Smart-Cut技术制作的SGOI在SGOI/BOX界面基本不存在失配位错，从而最终降低了GOI的穿透位错。本发明工艺简单，可实现高质量GOI晶片结构，大大改进了锗浓缩技术，离子注入技术、退火技术在目前半导体行业都是非常成熟的工艺，该制备方法大大提高了锗浓缩在半导体工业界广泛应用的可能性。

公开(公告)号：CN102386068B

公开(公告)日：2014-04-09

申请号：CN201110215670.1

申请日：2011-07-29

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  薛忠营 ,  曹共柏 ,  张峰 ,  张苗 ,  王曦

IPC: H01L21/20 ,  H01L29/00

Abstract: 一种锗硅衬底的生长方法，包括如下步骤：提供单晶硅支撑衬底；在单晶硅支撑衬底表面形成籽晶层，所述籽晶层的材料为单晶锗硅；在籽晶层的表面形成插入层，所述插入层的材料为锗组分大于籽晶层中锗组分的单晶锗硅；在插入层的表面形成锗硅晶体层。

公开(公告)号：CN103646910A

公开(公告)日：2014-03-19

申请号：CN201310724465.7

申请日：2013-12-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  陈达 ,  狄增峰 ,  薛忠营 ,  王刚 ,  母志强 ,  叶林

IPC: H01L21/762 ,  H01L21/324 ,  H01L21/265

CPC classification number: H01L21/7624

Abstract: 本发明提供一种SGOI结构的制备方法，至少包括以下步骤：S1：提供一SOI衬底，在所述顶层硅表面外延生长一单晶SiGe层；S2：在所述单晶SiGe层表面形成一Si帽层；S3：从所述Si帽层正面进行离子注入，注入深度到达所述顶层硅中；S4：将步骤S3获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、预设Ge浓度SiGe层及SiO2层的叠层结构；S5：腐蚀掉所述叠层结构表面的SiO2层以得到SGOI结构。本发明结合离子注入技术和锗浓缩工艺制备高质量高Ge浓度的SGOI结构，离子注入减弱了顶层硅与所述SiGe层之间的晶格失配，且伴随退火过程的进行，位错环在纵向方向上相互作用并相互抵消，使应力得到释放，从而使最终获得的SGOI结构中穿透位错密度大大降低。

公开(公告)号：CN103646853A

公开(公告)日：2014-03-19

申请号：CN201310724004.X

申请日：2013-12-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  陈达 ,  狄增峰 ,  叶林 ,  王刚 ,  郭庆磊 ,  母志强

IPC: H01L21/02 ,  H01L21/762

CPC classification number: H01L21/02422 ,  H01L21/02617 ,  H01L21/02664

Abstract: 本发明提供一种绝缘体上含锗薄膜结构的制备方法，包括以下步骤：S1：提供一sSOI衬底，在张应变顶层硅表面外延生长一预设Ge组分的单晶SiGe薄膜；所述张应变顶层硅的晶格长度与所述单晶SiGe薄膜的晶格长度相等；S2：在所述单晶SiGe薄膜表面形成一Si帽层；S3：将步骤S2获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、含锗薄膜及SiO2层的叠层结构；S4：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上含锗薄膜结构。本发明通过选择合适张应变顶层硅及相应含锗组分的单晶SiGe薄膜，使得张应变顶层硅与其上的单晶SiGe薄膜的晶格匹配，从而降低缺陷来源，能够获得高质量的SGOI或GOI材料。

公开(公告)号：CN103523770A

公开(公告)日：2014-01-22

申请号：CN201310492787.3

申请日：2013-10-18

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  王刚 ,  陈达 ,  陆子同 ,  叶林 ,  郑晓虎 ,  张苗 ,  丁古巧 ,  谢晓明

IPC: C01B31/02 ,  C23C14/48 ,  C23C14/58 ,  C23C14/06

Abstract: 本发明提供一种石墨烯的制备方法，该石墨烯的制备方法至少包括步骤：首先，提供一SiC基底；接着，采用离子注入技术在所述SiC基底中注入Ge；最后，对上述形成的结构进行退火处理，注入的Ge在退火过程中会迫使所述SiC中的Si和C极易断键，断键后的Si和注入的Ge形成SiGe，断键后的C在所述SiGe表面重组形成石墨烯。本发明只需要常压或低压以及低温就能够制备出石墨烯，对制备仪器的要求较低，并且节约能源、减少成本，适用于工业化生产。

公开(公告)号：CN103295951A

公开(公告)日：2013-09-11

申请号：CN201210045455.6

申请日：2012-02-27

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 卞剑涛 ,  狄增峰 ,  张苗

IPC: H01L21/762 ,  H01L27/12

Abstract: 本发明提供一种基于混合晶向SOI的器件系统结构及制备方法。根据本发明的制备方法，首先制备全局混晶SOI结构；接着，在所述全局混晶SOI结构上形成外延图形窗口；接着，在所述外延图形窗口处外延硅，并使外延硅后的图形化混晶SOI结构表面平坦化；随后再在外延硅后的全局混晶SOI结构上形成隔离器件的隔离结构；最后，在具有隔离结构的图形化混晶SOI结构的（110）衬底部分制备P型高压器件结构、在（100）衬底部分制备N型高压器件结构和/或低压器件结构，由此可有效提高空穴迁移率，改善P型高压器件的Rdson，提高器件性能，有利于进一步提高集成度、降低功耗。