-
公开(公告)号：CN110098832B
公开(公告)日：2020-10-09
申请号：CN201910364378.2
申请日：2019-04-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/0185 , H03K19/094 , H03K19/003 , H03K17/22
Abstract: 本发明提供一种超低电压启动双路输出的DCDC转换电路及其实现方法，所述DCDC转换电路包括：双路输出模块，电连接于所述双路输出模块的高压上电复位模块，电连接于所述高压上电复位模块和所述双路输出模块的功率管衬底电平选择模块，电连接于所述高压上电复位模块和所述双路输出模块的工作模式切换模块，电连接于所述工作模式切换模块的控制管衬底电平选择模块，电连接于所述双路输出模块的负载接入模块及电连接于所述双路输出模块、所述负载接入模块和所述工作模式切换模块的调制信号产生模块。通过本发明解决了现有DCDC转换电路存在的无法在低电源电压下工作、需要额外的时钟产生装置及只有一路输出的问题。
-
公开(公告)号：CN110619906A
公开(公告)日：2019-12-27
申请号：CN201910763063.5
申请日：2019-08-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供了一种多级相变存储器的读出电路及读出方法，涉及微电子技术领域，解决了传统方法无法读出多级相变存储单元存储的多位数据的技术问题。本发明提供的多级相变存储器的读出方法应用于存储有N位二进制数据的相变存储单元，读出方法按照由高位到低位的顺序逐位读取目标相变存储单元的N位二进制数据，读出方法包括N个阶段，第M阶段包括步骤：获取目标相变存储单元当前状态所对应的读电流；获取参考电流，其中，当M＝1时选择起始参考电流，当M>1时根据之前读出的数据位选择对应阶段的参考电流；比较读电流和对应阶段的参考电流，获得读出电压信号；处理读出电压信号，获得二进制数据的第N-M+1位数据信号；其中，1≤M≤N。
-
公开(公告)号：CN110335636A
公开(公告)日：2019-10-15
申请号：CN201910605311.3
申请日：2019-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的多级存储读写方法及系统，包括：数据存储模块，包括多个存储数据的数据单元；参考模块，包括多个参考单元，2k-1个参考单元对应1个数据单元，用于存储与存储的数据对应的参考信号，k为存储的数据比特；读出功能模块，在读取某一数据单元时将其对应的参考信号读出，并还原数据单元中储存的数据。本发明采用2T2R的结构作为基本单位进行数据存储，通过两个相变存储元件不同阻值的组合在一定程度上减少阻值漂移带来的影响，实现高密度存储；设置检纠错功能，通过检错、纠错提高相变存储器多值存储的可靠性；设置参考单元，通过参考单元计算还原存储的数据，实现高可靠性读取；同时降低检纠错的难度，进一步提高可靠性。
-
公开(公告)号：CN109935270A
公开(公告)日：2019-06-25
申请号：CN201910175850.8
申请日：2019-03-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的故障诊断方法，应用于以位为操作单位的相变存储器中，包括：对所述相变存储器进行第一操作以触发部分热串扰故障，其中所述第一操作包括一次地址递增的位写0；对所述相变存储器进行第二操作以检测触发的部分热串扰故障，其中所述第二操作包括一次地址递增的位读0；对所述相变存储器进行第三操作以触发剩余热串扰故障，其中所述第三操作包括一次地址递减的位写0；对所述相变存储器进行第四操作以检测触发的剩余热串扰故障，其中所述第四操作包括一次地址递减的位读0。通过本发明解决了现有技术中无法全面检测PD故障及现有技术还未有以字为操作单位的相变存储器特有故障的触发及检测的相关研究的问题。
-
公开(公告)号：CN104616690B
公开(公告)日：2018-06-19
申请号：CN201410837990.4
申请日：2014-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于二极管选通的相变存储器读出电路及读出方法，其中，所述基于二极管选通的相变存储器读出电路至少包括：偏置电路，用于提供恒定电流，以产生偏置电压；读电流限流电路，用于根据所述偏置电压对流过需要读数据位上的相变存储单元的读电流进行限流；基准电流限流电路，用于提供基准电流，并根据所述偏置电压对所述基准电流进行限流；比较电路，用于将限流后的读电流和限流后的基准电流进行比较，并根据比较结果读取所述需要读数据位上的相变存储单元所存储的数据。本发明的基于二极管选通的相变存储器读出电路，能够适应相变存储器制备工艺中的偏差，使相变存储器具有良好的产品一致性，同时减小了数据读取难度和读错概率。
-
Patent Agency Ranking
公开(公告)号：CN107634177A
公开(公告)日：2018-01-26
申请号：CN201710606617.1
申请日：2017-07-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 云南能投汇龙科技股份有限公司
IPC: H01M4/04 , H01M4/136 , H01M4/1397 , H01M4/36 , H01M4/58 , H01M4/62 , H01M10/0525
Abstract: 本发明涉及一种表面金属氧化物涂层的磷酸铁锂复合电极，包括磷酸铁锂极片和涂层，其中，该涂层由金属氧化物、分散剂和粘结剂涂覆在磷酸铁锂极片的外表面形成，金属氧化物的粒径为50nm～500nm，涂层的厚度为1μm～10μm，涂层的质量占复合电极总质量的0.1～5％。本发明还涉及一种磷酸铁锂复合电极的制备方法，包括如下步骤：S1，提供磷酸铁锂极片；S2，将金属氧化物和粘结剂通过分散剂均匀地分散在溶剂中形成浆料；S3，将所述浆料涂覆在磷酸铁锂极片的外表面后烘干，得到所述磷酸铁锂复合电极。根据本发明的表面金属氧化物涂层的磷酸铁锂复合电极，具有良好循环性和高安全性。
-
公开(公告)号：CN104715792B
公开(公告)日：2017-12-15
申请号：CN201310674694.2
申请日：2013-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种具有初始化功能的相变存储器写擦电路，所述相变存储器写擦电路至少包括：初始化控制电路，与电源连接，用于接入内部电路上电复位信号及外部信号并发出初始化复位信号；初始化电路，包括原始电流源；所述初始化电路与所述电源及所述初始化控制电路连接，并在所述初始化复位信号的控制下发出复位电流脉冲使相变存储单元初始化；写擦控制电路，包括写擦控制信号产生电路及与所述写擦控制信号产生电路相连的写擦操作电路；所述写擦操作电路连接于所述电源及所述相变存储单元之间。本发明可以提高相变存储器的位合格率，同时还具有快速写擦功能。
-
公开(公告)号：CN104282332B
公开(公告)日：2017-10-27
申请号：CN201310290019.X
申请日：2013-07-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种具有实时触发器状态保存功能的触发器电路。该触发器电路至少包括：触发器电路本体；连接在所述触发器电路本体输出端的写控制电路，用于基于写信号来传输所述触发器电路本体的状态；包含由相变材料构成的存储单元的存储电路，连接所述写控制电路，用于存储所述触发器电路本体的状态，并基于读信号输出所存储的状态；以及状态恢复电路，连接所述存储电路，用于使所述触发器电路本体的状态恢复至所述存储电路所存储的状态。本发明的电路能随时把触发器的状态保存在存储电路中，也可以在某一特殊指令的控制下保存一个特殊的状态，例如掉电时对触发器状态的保存；上电时，可把保存在存储电路中中的数据读出，使触发器恢复到掉电时的状态。
-
公开(公告)号：CN107221701A
公开(公告)日：2017-09-29
申请号：CN201710364652.7
申请日：2017-05-22
Applicant: 中国科学院上海微系统与信息技术研究所 , 云南能投汇龙科技股份有限公司
IPC: H01M10/056 , H01M4/66 , H01M2/16
CPC classification number: H01M10/056 , H01M2/16 , H01M4/663
Abstract: 本发明涉及一种长寿命锂离子电池及其制备方法，所述电池包括正极极片、负极极片、隔膜和电解液，所述电解液包括锂盐、有机溶剂和添加剂；其中，添加剂为如R‑O‑(O＝)C‑C‑C(＝O)‑R1所示的化合物。制备方法包括：将正极极片、负极极片和隔膜制作成锂离子电池电芯，外壳采用铝塑包装膜或钢壳；然后将电芯放在真空烘箱中烘干；待电芯冷却至室温后，注入电解液，封口后即得。本发明提供的长寿命锂离子电池的使用寿命明显提高。
-
公开(公告)号：CN105322171A
公开(公告)日：2016-02-10
申请号：CN201410286914.9
申请日：2014-06-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种锂离子电池用改性钛酸锂负极材料及制备方法，其特征在于所述的改性钛酸锂负极材料为铜和碳原位复合的钛酸锂负极材料，铜与钛酸锂材料的质量百分比为0.1-10％，碳与钛酸锂材料的质量百分比为0.1-5％。制备方法特征在于将二氧化钛、锂源、可溶性铜源和碳源材料一起加入到去离子水中混合均匀、烘干后在氮气或氩气气氛下经高温烧结得到铜和碳原位复合的钛酸锂材料。本发明的制备方法可以有效抑制合成过程中钛酸锂颗粒的长大，提高材料的电子导电性并有利于降低材料对电解液的催化分解作用，从而提高材料的大电流充放电性能，同时有利于抑制电池的气胀，促进其在电动汽车和储能领域的应用。本发明的制备方法工艺简单，适合于规模化制备，具有较好的应用前景。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.055 seconds)
