三维电阻转换存储芯片制备方法

    公开(公告)号:CN102122636A

    公开(公告)日:2011-07-13

    申请号:CN201010579606.7

    申请日:2010-12-08

    Abstract: 本发明涉及一种三维电阻转换存储芯片制备方法。该方法利用电阻转换材料与含有电极阵列的绝缘介质层的直接键合以及改进型智能剥离技术突破了存储单元三维堆叠的温度难题。该方法中采用低温等离子体活化键合技术将包含电极阵列的第一半导体晶圆与包含电阻转换材料和选通管层材料的第二半导体晶圆进行键合;利用不高于400℃低温退火增强键合强度,同时实现低温电阻转换材料转移,即将具有电阻转换材料和选通管层材料的薄膜转移到第一半导体晶圆上,随后在第一半导体晶圆结构上通过半导体工艺,制备存储和选通单元。

    一种纳米复合相变材料的制备方法

    公开(公告)号:CN101299454B

    公开(公告)日:2011-05-04

    申请号:CN200810038907.1

    申请日:2008-06-13

    Abstract: 本发明涉及一种纳米复合相变材料的制备方法。特征在于利用相变材料中各个原素之间不同的化学性能,在相变材料制备过程中通入适量反应气体,使相变材料中的一种或者多种元素在材料生长过程中优先与反应气氛反应并形成固体化合物,与反应剩余相变材料形成复合材料:化合物将相变材料分隔成形状和大小可控的、均匀的、微小的区域,从而把相变材料的相变行为限制在小区域内,减小了相变材料的晶粒;同时因为形成的固体化合物与相变材料间“取长补短”,充分弥补了单一材料的缺点,产生了单一材料所不具备的优越的性能。纳米复合相变材料应用到相变存储器中,不仅提升了相变存储器的加热效率,降低了器件的功耗,而且又提高了器件存储速度、数据保持能力等。

    多层堆叠电阻转换存储器的制造方法

    公开(公告)号:CN101894771A

    公开(公告)日:2010-11-24

    申请号:CN201010206329.5

    申请日:2010-06-22

    Abstract: 本发明揭示了一种多层堆叠电阻转换存储器的制造方法,包括如下步骤:制造半导体第一晶圆;制造半导体第二晶圆;键合第一晶圆和第二晶圆;沉积第一电极材料;通过半导体工艺,在原第一晶圆顶部镶嵌的第一位线上方形成对应的多层结构单元;沉积绝缘介质材料;在所述基底上通过半导体工艺制造沟槽;填充存储材料,并进行回刻工艺,仅保留沟槽内的存储材料;填充第三金属材料层,并进行化学机械抛光平坦化,原位地、免光刻地在沟槽内形成第二字/位线。本发明提出的多层堆叠电阻转换存储器的制造方法,通过键合法实现多层堆叠电阻转换存储器的制造,工艺与电阻转换存储器工艺兼容,而且具有良好的可靠性。

    稳定阈值电压的低功耗相变存储器及其制造方法

    公开(公告)号:CN101872839A

    公开(公告)日:2010-10-27

    申请号:CN201010188978.7

    申请日:2010-05-31

    Abstract: 本发明涉及一种稳定阈值电压的低功耗的相变存储器及其制造方法,该相变存储器包括:上电极、下电极、位于上、下电极之间的相变材料层以及与所述相变材料层接触的保温层;所述相变材料层的厚度大于3nm,并且小于等于d,d为擦操作时在所述相变材料层底面从下电极边缘到非晶区域边缘的最小距离。本发明提出了最佳的相变材料层厚度,一方面能够有效的限制相变区域,保证器件操作时获得稳定的阈值电压,另一方面有效地控制热量分布,提高器件操作的热效率,降低器件功耗。

    肖特基二极管及制造方法、电阻转换存储器制造方法

    公开(公告)号:CN101465383A

    公开(公告)日:2009-06-24

    申请号:CN200810205004.8

    申请日:2008-12-30

    Abstract: 本发明揭示一种多晶硅肖特基二极管及其制造方法、电阻转换存储器的制造方法。多晶硅肖特基二极管包括多晶硅半导体层、及与多晶硅形成肖特基接触的金属层。所述半导体层为通过金属诱导法、或气相沉积法、或准分子激光脉冲法制备得到的多晶硅材料。所述金属层与多晶硅层之间形成稳定的肖特基接触,所述金属层为金属单质、或为合金。本发明通过多晶硅的沉积辅助以退火处理,使其与特定金属形成肖特基接触制造肖特基二极管,成本上具有竞争力,更有望在三维的立体电阻转换存储电路中得到广泛应用。

    最小尺寸为纳米量级图形的印刻方法

    公开(公告)号:CN100373259C

    公开(公告)日:2008-03-05

    申请号:CN200310122870.8

    申请日:2003-12-26

    Abstract: 本发明涉及一种制备最小尺寸可达纳米量级图形的印刻方法,属于微电子领域。其特征在于先制备出“印”,“印”上刻有所需的凸起或凹进的图形。接着利用得到的印压在较为柔软的材料上,印上突起的部分就在该材料上印刻出了所需的图形。如印凹进则相反。目前微电子工业中制备纳米图形主要采用Spacer技术。Spacer技术的工艺比较复杂,需要经过很多流程而且不易控制;而电子束曝光成本较高,不适合于大批量生产。而本发明提出的印刻方法成本低廉,只要制备出一个印,就能印刻出相同条件的很多样品,有很高的可重复性。

Patent Agency Ranking