-
公开(公告)号：CN113671625A
公开(公告)日：2021-11-19
申请号：CN202010404715.9
申请日：2020-05-14
Applicant: 上海新微技术研发中心有限公司
Abstract: 本发明提供一种基于硅光转接板技术的硅基光电子器件及制备方法，器件包括：硅光器件，包括有源器件结构及无源器件结构，有源器件结构具有引出电极，并覆盖有介质层；转接孔及硅穿孔，贯穿至硅衬底，其内壁形成有绝缘层及导电层；接触孔，贯穿至引出电极；正面重新布线层，正面重新布线层以实现有源器件结构的引出电极与导电层的电性连接；第一凸点层，形成于正面重新布线层上；反面重新布线层，与导电层电性连接；第二凸点层，形成于反面重新布线层上。本发明硅光转接板的制备与硅光器件具有较高的兼容性，可以大幅降低光电混合集成的成本。本发明为硅光芯片及其控制芯片提供超短距离电气互连，能够有效提高器件的集成密度。
-
公开(公告)号：CN110797431B
公开(公告)日：2021-11-02
申请号：CN201810870394.4
申请日：2018-08-02
Applicant: 上海新微技术研发中心有限公司
IPC: H01L31/107 , H01L31/18 , H01L31/028
Abstract: 本发明涉及半导体制造技术领域，尤其涉及一种驰豫GeSn红外雪崩光电探测器及其制造方法。所述驰豫GeSn红外雪崩光电探测器，包括衬底以及沿垂直于所述衬底的方向依次层叠于衬底上的电荷倍增结构、缓冲层和吸收层；所述电荷倍增结构采用Si材料构成；所述吸收层采用驰豫Ge1‑xSnx材料构成，其中，0
-
公开(公告)号：CN112799172A
公开(公告)日：2021-05-14
申请号：CN201911108174.9
申请日：2019-11-13
Applicant: 上海新微技术研发中心有限公司
Abstract: 本申请提供一种波导结构及其制造方法，所述波导结构包括：环形波导，其数量为两个以上；第一直线型波导，呈直线形状，所述第一直线型波导的两端分别为入射端和第一连接端；第二直线型波导，呈直线形状，所述第二直线型波导的两端分别为出射端和第二连接端；以及U型波导，其连接所述第一连接端和第二连接端，其中，相邻的环形波导的中心连线与所述第一直线型波导和所述第二直线型波导平行。
-
公开(公告)号：CN110828626B
公开(公告)日：2021-02-26
申请号：CN201810901040.1
申请日：2018-08-09
Applicant: 上海新微技术研发中心有限公司
Abstract: 该发明涉及一种半导体结构及其形成方法，其中，所述半导体结构的形成方法包括以下步骤：提供一衬底；在所述衬底表面形成缓冲层；在所述缓冲层表面形成应变层，且所述应变层的厚度小于弛豫临界厚度；刻蚀所述缓冲层，形成支撑柱，使所述应变层悬空，将所述应变层的应力完全释放；在应力完全释放的所述应变层表面外延生长弛豫层，且所述弛豫层的材料与所述应变层的材料相同。所述半导体结构包括衬底；位于所述衬底表面的支撑柱；位于所述衬底上方，由所述支撑柱支撑的应变层，所述应变层的厚度小于弛豫临界厚度；位于所述应变层表面的弛豫层，所述弛豫层的材料与所述应变层的材料相同。
-
公开(公告)号：CN112242343A
公开(公告)日：2021-01-19
申请号：CN201910646559.4
申请日：2019-07-17
Applicant: 上海新微技术研发中心有限公司
IPC: H01L21/762 , H01L21/84 , H01L27/12
Abstract: 本发明提供一种单晶硅局域SOI衬底、光电器件及制备方法，制备方法包括：1)在硅衬底上刻蚀出局域SOI区域槽；2)于局域SOI区域槽及硅衬底表面沉积介质层，并抛光形成平坦表面；3)沉积非晶硅层于硅衬底表面，并通过热退火固相外延工艺使非晶硅层重新结晶形成覆盖于硅衬底及介质层表面的单晶硅层，以形成单晶硅局域SOI衬底，于硅衬底及其上方的单晶硅层制备电学器件，于介质层上的单晶硅层上制备光学器件。采用本发明的方法可以在体硅衬底上形成局域SOI，从而实现光芯片与电芯片的单片集成。
-
Patent Agency Ranking
公开(公告)号：CN112242342A
公开(公告)日：2021-01-19
申请号：CN201910645972.9
申请日：2019-07-17
Applicant: 上海新微技术研发中心有限公司
IPC: H01L21/762 , H01L21/84 , H01L27/12
Abstract: 本发明提供一种单晶硅局域SOI衬底、光电器件及制备方法，制备方法包括：1)在硅衬底上刻蚀出局域SOI区域槽；2)于局域SOI区域槽及硅衬底表面沉积介质层，并抛光形成平坦表面，平坦表面停留在介质层表面，且在所述介质层中刻蚀出种子槽；3)沉积非晶硅层于种子槽及介质层表面，抛光形成平坦表面，并通过热退火固相外延工艺使非晶硅层重新结晶，形成单晶硅层，以形成所述单晶硅局域SOI衬底；4)于硅衬底及其上方的单晶硅层制备电学器件，于介质层上的单晶硅层上制备光学器件。采用本发明的方法可以在体硅衬底上形成局域SOI，从而实现光芯片与电芯片的单片集成。
-
公开(公告)号：CN112017973A
公开(公告)日：2020-12-01
申请号：CN201910462224.7
申请日：2019-05-30
Applicant: 上海新微技术研发中心有限公司
IPC: H01L21/52 , H01L31/0203 , H01L25/16 , G02B6/42
Abstract: 本发明提供一种硅光模块的封装方法及硅光模块，其优点在于，采用晶圆级扇出形封装方法制备硅光模块，其能够提高硅光模块的带宽、提高集成度、改善散热、降低功耗、降低封装成本；同时采用该封装方法形成的硅光模块还具有用于光纤插入的凹口，其使得光纤能够与硅光模块进行光纤耦合；即本发明封装方法在提供了良好的封装工艺的同时还保证光纤能够与硅光模块进行光纤耦合。
-
公开(公告)号：CN110828626A
公开(公告)日：2020-02-21
申请号：CN201810901040.1
申请日：2018-08-09
Applicant: 上海新微技术研发中心有限公司
Abstract: 该发明涉及一种半导体结构及其形成方法，其中，所述半导体结构的形成方法包括以下步骤：提供一衬底；在所述衬底表面形成缓冲层；在所述缓冲层表面形成应变层，且所述应变层的厚度小于弛豫临界厚度；刻蚀所述缓冲层，形成支撑柱，使所述应变层悬空，将所述应变层的应力完全释放；在应力完全释放的所述应变层表面外延生长弛豫层，且所述弛豫层的材料与所述应变层的材料相同。所述半导体结构包括衬底；位于所述衬底表面的支撑柱；位于所述衬底上方，由所述支撑柱支撑的应变层，所述应变层的厚度小于弛豫临界厚度；位于所述应变层表面的弛豫层，所述弛豫层的材料与所述应变层的材料相同。
-
公开(公告)号：CN110797431A
公开(公告)日：2020-02-14
申请号：CN201810870394.4
申请日：2018-08-02
Applicant: 上海新微技术研发中心有限公司
IPC: H01L31/107 , H01L31/18 , H01L31/028
Abstract: 本发明涉及半导体制造技术领域，尤其涉及一种驰豫GeSn红外雪崩光电探测器及其制造方法。所述驰豫GeSn红外雪崩光电探测器，包括衬底以及沿垂直于所述衬底的方向依次层叠于衬底上的电荷倍增结构、缓冲层和吸收层；所述电荷倍增结构采用Si材料构成；所述吸收层采用驰豫Ge1-xSnx材料构成，其中，0
-
公开(公告)号：CN119108451A
公开(公告)日：2024-12-10
申请号：CN202310682739.4
申请日：2023-06-09
Applicant: 上海新微技术研发中心有限公司
IPC: H01L31/18 , H01L31/107 , H01L31/0352 , H01L31/0288
Abstract: 本发明提供一种基于两次外延的雪崩光电二极管及其制备方法，通过两次外延工艺实现所有P型离子及N型离子的注入均通过表面离子注入的形式实现，不需要较深离子注入需求，避免高能离子注入机的使用，降低制备难度、减小制造成本；另外，采用该制备方法制备的雪崩光电二极管，通过在第一P型外延层表面形成P+掺杂层，且其掺杂浓度相对于第一P型外延层的掺杂浓度来说较大，可以调节雪崩光电二极管内部的电场分布，辅助第二阳极欧姆接触电极实现对第一P型外延层及第二P型外延层的全耗尽，即通过P+掺杂层可调节第一、第二P型外延层的全耗尽状态，使其可在较低电压下耗尽，即降低耗尽电压，从而减少扩散电流，提高器件截止频率。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.037 seconds)
