-
公开(公告)号:CN1495798A
公开(公告)日:2004-05-12
申请号:CN03110588.2
申请日:2003-04-11
Applicant: 三菱电机株式会社 , 三菱电机工程株式会社
CPC classification number: G11C7/1039 , G11C11/1673 , G11C11/1675 , G11C2207/2227
Abstract: 对有选择地成为存取对象的第1和第2存储单元块(5a、5b),周边电路(10)写入和读出向数据节点(10#)输入、或从数据节点(10#)中输出的L位(L为2以上的整数)的输入数据(DIN)和输出数据(DOUT)。周边电路(10)利用响应于时钟信号(CLK)而工作的电路组(20a、20b、25a、25b、30、40、50、60、70),将数据写入工作和数据读出工作两者皆分为多个阶段,进行流水线方式处理。
-
公开(公告)号:CN1459863A
公开(公告)日:2003-12-03
申请号:CN03104321.6
申请日:2003-01-30
Applicant: 三菱电机株式会社
IPC: H01L27/10 , H01L27/115 , H01L21/8247 , G11C16/00 , G11C14/00
CPC classification number: G11C16/3459 , G11C11/5628 , G11C11/5642 , G11C11/5671 , G11C16/0475 , G11C16/0491 , G11C16/10 , G11C16/24 , G11C16/26 , G11C16/30 , G11C16/3454 , G11C2211/5634
Abstract: 半导体存储装置向存储块内的特定的存储单元进行写入动作时,在施加规定期间写入电压后,采用读出放大器电路及比较器进行校验动作。根据校验动作的结果,判断向存储单元的写入不足时,根据存储控制电路的指示再次进行写入动作。此时,存储控制电路调节写入电压。
-
公开(公告)号:CN1459862A
公开(公告)日:2003-12-03
申请号:CN03104318.6
申请日:2003-01-30
Applicant: 三菱电机株式会社
Inventor: 大石司
IPC: H01L27/10 , H01L27/115 , H01L21/8247 , H01L29/78 , G11C16/00
CPC classification number: G11C11/5671 , G11C16/0475 , G11C16/0491 , G11C16/10 , G11C16/26
Abstract: 向存储单元阵列12内的非易失性存储单元MC1的存储区域L2和非易失性存储单元MC2的存储区域L1存储多个数据时,第1控制电路200导通开关电路SW52,向位线BL2供给规定的写入电位VCCW。另外,第2控制电路300导通开关电路SW61和SW63,根据各个存储单元存储的数据量,向位线BL1和BL2分别输出源极电位Vg。
-
公开(公告)号:CN1427415A
公开(公告)日:2003-07-02
申请号:CN02142810.7
申请日:2002-09-18
Applicant: 三菱电机株式会社
Inventor: 大石司
IPC: G11C11/15
Abstract: 按各存储单元列配置位线(BL)及电流回流配线(RL)。为分别写入多位写入数据而被选择的多条选择位线与1条电流线路串联连接,接收位线写入电流的供应。在相邻的选择位线间不同电平的数据被写入的情况下,将选择位线的一端之间或另一端之间连接,向相邻的选择位线传送位线写入电流。另一方面,在相邻的选择位线间相同电平的数据被写入的情况下,利用对应的电流回流配线(RL)使位线写入电流返回,然后向下一条选择位线传送位线写入电流。
-
公开(公告)号:CN1426066A
公开(公告)日:2003-06-25
申请号:CN02142400.4
申请日:2002-09-27
Applicant: 三菱电机株式会社
Inventor: 大石司
IPC: G11C11/15
CPC classification number: G11C11/16 , G11C7/065 , G11C11/1673 , G11C13/004 , G11C27/024 , G11C2013/0057 , G11C2013/0076
Abstract: 在数据读出时,数据线接受来自数据读出电流供给电路的数据读出电流的供给,与选择存储单元电结合。开关电路使第1至第3节点中逐个轮流与数据线连接。根据分别由第1至第3电压保持电容器保持的第1至第3节点的电压间的比较,生成表示选择存储单元的存储数据的读出数据。借助于开关电路,与选择存储单元的存储数据相应的数据线电压被传递至第1节点,选择存储单元存储“1”数据时的数据线电压被传递至第2节点,选择存储单元存储“0”数据时的数据线电压被传递至第3节点。
-
公开(公告)号:CN1404066A
公开(公告)日:2003-03-19
申请号:CN02132294.5
申请日:2002-09-04
Applicant: 三菱电机株式会社
Inventor: 大石司
IPC: G11C11/15
CPC classification number: G11C11/16
Abstract: 存储器阵列(10),被划分m行×n列的多个存储单元块(50)。写入数字线(WDL),对各个存储单元块以独立的方式按每个存储单元行进行划分。各写入数字线(WDL),根据通过与写入数字线(WDL)分级配置并由在行方向相邻的多个子块共用的主字线(MWL)及段译码线(SGDL)传送的信息有选择地激活。由于行方向的数据写入电流只流过与选择存储单元块对应的写入数字线(WDL),所以能够防止发生对非选择存储单元的数据误写入。
-
公开(公告)号:CN100476992C
公开(公告)日:2009-04-08
申请号:CN02155788.8
申请日:2002-12-03
Applicant: 三菱电机株式会社 , 三菱电机工程株式会社
IPC: G11C11/15
CPC classification number: G11C7/062 , G11C7/14 , G11C11/4087 , G11C11/4091 , G11C11/4099 , G11C2207/2281
Abstract: 在存储阵列(10)内连续地设置标准存储单元(MC)和伪单元(DMC)。数据读出时,第一与第二数据线(LIO、LIOr)分别连接选择存储单元与伪单元,其中通过差动放大器(60)的工作电流。在第一与第二数据线(LIO、LIOr)的通过电流之间,加上对应于来自电压发生电路(55、56)的第一与第二偏置控制电压(Vofd、Vofr)之电压差的偏置;通过伪单元的基准电流(Iref)被设于通过选择存储单元的数据读出电流(Idat)的对应于存储数据的两种电平之间的中间电平上。
-
公开(公告)号:CN100416705C
公开(公告)日:2008-09-03
申请号:CN03101853.X
申请日:2003-01-20
Applicant: 三菱电机株式会社
Inventor: 大石司
IPC: G11C16/06 , H01L29/792
CPC classification number: G11C16/28 , G11C11/5671 , G11C16/0475
Abstract: 本发明提供非易失性半导体存储器,其具有多个非易失性存储单元,各上述非易失性存储单元具有绝缘栅型晶体管,多条位线,基准电流发生电路,比较来自上述基准电流发生电路的基准电流与来自上述读出电流发生电路的残留电流,输出对应于该比较结果的信号的比较电路,上述比较电路比较上述残留电流和上述基准电流,以及具有按照上述比较电路的输出信号生成内部读出数据的内部读出电路。读非易失性半导体存储器能够高速地读出数据。
-
公开(公告)号:CN1329918C
公开(公告)日:2007-08-01
申请号:CN02155793.4
申请日:2002-12-02
Applicant: 三菱电机株式会社 , 三菱电机工程株式会社
IPC: G11C11/15
Abstract: 数据读出时,对应于行与列选择动作,在包含数据线(LIO、/LIO)与选择存储单元的电流通路形成前,使读出使能信号(/SE)先被激活,开始给数据线充电。通过提早完成数据线的充电,缩短了从数据读出开始,到数据线的通过电流差达到对应于选择存储单元的存储数据电平的时间,从而可以使数据读出高速化。
-
公开(公告)号:CN1822370A
公开(公告)日:2006-08-23
申请号:CN200610058827.3
申请日:2003-01-30
Applicant: 三菱电机株式会社
Inventor: 大石司
IPC: H01L27/10 , H01L27/115 , H01L29/78
CPC classification number: G11C11/5671 , G11C16/0475 , G11C16/0491 , G11C16/10 , G11C16/26
Abstract: 向存储单元阵列12内的非易失性存储单元MC1的存储区域L2和非易失性存储单元MC2的存储区域L1存储多个数据时,第1控制电路200导通开关电路SW52,向位线BL2供给规定的写入电位VCCW。另外,第2控制电路300导通开关电路SW61和SW63,根据各个存储单元存储的数据量,向位线BL1和BL2分别输出源极电位Vg。
-
-
-
-
-
-
-
-
-