用于调整时钟频率的存储系统

    公开(公告)号:CN109901665A

    公开(公告)日:2019-06-18

    申请号:CN201811388365.0

    申请日:2018-11-21

    Abstract: 一种用于调整时钟频率的存储系统,该存储系统包括逻辑电路和锁相环(PLL)电路。逻辑电路使用第一信号确定第一时钟的第一频率并且生成用于调整第一时钟的第一频率的第二信号。锁相环电路接收第二时钟并且使用第二时钟和第二信号生成具有由逻辑电路确定的第一频率的第一时钟。当第二时钟的第二频率变化时,逻辑电路确定第一时钟的第一频率,使得由锁相环电路生成的第一时钟的第一频率基本不变化,并且基于具有由第二信号调整的第一频率的第一时钟运行。

    半导体存储设备中的内电压提升电路

    公开(公告)号:CN1169153C

    公开(公告)日:2004-09-29

    申请号:CN95116780.4

    申请日:1995-10-13

    Inventor: 尹世昇 金炳喆

    CPC classification number: G11C5/145

    Abstract: 一种半导体存储设备的内电压提升电路,包括:电压转换电路,用以接收内电压电平信号然后将该信号转换为电源电压电平的输出信号;抽运电路,由电压转换电路输出的电源电压电平的输出信号控制,将由预定电压预定电的抽运结点抽运至超过预定电压电平;以及一连接到抽运结点的传输电路,使输出的提升电压超过预定电压电平。

    半导体存储器器件的位线预充电电路

    公开(公告)号:CN1494084A

    公开(公告)日:2004-05-05

    申请号:CN03158092.0

    申请日:2003-08-06

    CPC classification number: G11C7/12 G11C2207/2227

    Abstract: 一种半导体存储器器件的位线预充电电路包括一个连接在一对位线之间的预充电电路,用于响应预充电控制信号,对该位线对预充电以及一个预充电电压传输电路,用于响应所述预充电控制信号,将预充电电压传输给预充电电路。当在字线和位线对之间形成短路时,通过防止电流从所述位线对流向所述预充电电压生成线,可以防止预充电电压生成线中的电压降,还可以减少半导体存储器器件在备用操作期间的电流消耗。

    用于控制半导体存储设备的AC定时参数的电路及其方法

    公开(公告)号:CN1433025A

    公开(公告)日:2003-07-30

    申请号:CN02154262.7

    申请日:2002-12-19

    Inventor: 赵正显 金炳喆

    CPC classification number: G11C7/222 G11C7/1045 G11C7/22 G11C2207/2254

    Abstract: 一种用于控制半导体存储设备的AC定时参数的电路及其方法。AC定时参数控制电路包括延迟时间定义部分、比较部分和控制部分。控制电路对输入信号的脉冲宽度或周期与一个或多个不同宽度的脉冲进行比较,其中延迟时间定义部分设置参考宽度并由比较部分产生脉冲。控制部分表示输入信号的宽度或周期是否小于或长于每一参考宽度脉冲。根据对AC定时参数与一个或多个参考数值进行直接的比较,控制电路输出可以用来使设备恰当地操作的信号。

Patent Agency Ranking