公开(公告)号：CN1606091A

公开(公告)日：2005-04-13

申请号：CN200410079457.2

申请日：2004-06-04

Applicant: 三星电子株式会社

Inventor： 李载雄 ,  金致旭 ,  姜尚锡

IPC: G11C7/00 ,  G11C7/10 ,  G11C7/24

CPC classification number: G11C29/12015 ,  G11C7/1051 ,  G11C7/22 ,  G11C29/14

Abstract: 集成电路存储器装置包括存储器单元阵列，该存储器单元阵列被配置为以第一数据率并行输出数据位。输出电路被配置为在正常模式操作中以第一数据率向外部终端依次输出数据位，而在测试操作模式中以低于第一数据率的第二数据率向外部终端依次输出数据位。因此，在测试操作模式中，该存储器单元阵列能够以第一数据率进行操作，而同时允许输出电路以低于第一数据率的第二数据率向外部终端输出数据。

公开(公告)号：CN100442391C

公开(公告)日：2008-12-10

申请号：CN03158092.0

申请日：2003-08-06

Applicant: 三星电子株式会社

Inventor： 朱在勋 ,  金炳喆 ,  姜尚锡 ,  李圭澯 ,  李进锡 ,  郭柄宪

IPC: G11C11/4091 ,  G11C7/12

CPC classification number: G11C7/12 ,  G11C2207/2227

Abstract: 一种半导体存储器器件的位线预充电电路包括一个连接在一对位线之间的预充电电路，用于响应预充电控制信号，对该位线对预充电以及一个预充电电压传输电路，用于响应所述预充电控制信号，将预充电电压传输给预充电电路。当在字线和位线对之间形成短路时，通过防止电流从所述位线对流向所述预充电电压生成线，可以防止预充电电压生成线中的电压降，还可以减少半导体存储器器件在备用操作期间的电流消耗。

公开(公告)号：CN1322585C

公开(公告)日：2007-06-20

申请号：CN03158768.2

申请日：2003-09-24

Applicant: 三星电子株式会社

Inventor： 姜尚锡 ,  崔钟贤 ,  黄相基

IPC: H01L23/525

CPC classification number: G11C17/143 ,  G11C29/785 ,  H01L23/5258 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 依照本发明的一种熔丝电路，包括第一和第二熔丝，每个熔丝都有第一端和第二端。第一熔丝的第一和第二端直线相连。第二熔丝的第一端与第一熔丝的第一端间隔第一间隔，其第二端与第一熔丝的第二端间隔开第二间隔。第一和第二熔丝的第一端的宽度与其第二端的宽度相等。另外，第一和第二熔丝的第一端宽度比其第二端的宽度窄。

公开(公告)号：CN1494145A

公开(公告)日：2004-05-05

申请号：CN03158768.2

申请日：2003-09-24

Applicant: 三星电子株式会社

Inventor： 姜尚锡 ,  崔钟贤 ,  黄相基

IPC: H01L23/525

CPC classification number: G11C17/143 ,  G11C29/785 ,  H01L23/5258 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 依照本发明的一种熔丝电路，包括第一和第二熔丝，每个熔丝都有第一端和第二端。第一熔丝的第一和第二端直线相连。第二熔丝的第一端与第一熔丝的第一端间隔第一间隔，其第二端与第一熔丝的第二端间隔开第二间隔。第一和第二熔丝的第一端的宽度与其第二端的宽度相等。另外，第一和第二熔丝的第一端宽度比其第二端的宽度窄。

公开(公告)号：CN1494084A

公开(公告)日：2004-05-05

申请号：CN03158092.0

申请日：2003-08-06

Applicant: 三星电子株式会社

Inventor： 朱在勋 ,  金炳喆 ,  姜尚锡 ,  李圭澯 ,  李进锡 ,  郭柄宪

IPC: G11C11/4091 ,  G11C7/12

CPC classification number: G11C7/12 ,  G11C2207/2227

Abstract: 一种半导体存储器器件的位线预充电电路包括一个连接在一对位线之间的预充电电路，用于响应预充电控制信号，对该位线对预充电以及一个预充电电压传输电路，用于响应所述预充电控制信号，将预充电电压传输给预充电电路。当在字线和位线对之间形成短路时，通过防止电流从所述位线对流向所述预充电电压生成线，可以防止预充电电压生成线中的电压降，还可以减少半导体存储器器件在备用操作期间的电流消耗。

公开(公告)号：CN100474434C

公开(公告)日：2009-04-01

申请号：CN200410079457.2

申请日：2004-06-04

Applicant: 三星电子株式会社

Inventor： 李载雄 ,  金致旭 ,  姜尚锡

IPC: G11C7/00 ,  G11C7/10 ,  G11C7/24

CPC classification number: G11C29/12015 ,  G11C7/1051 ,  G11C7/22 ,  G11C29/14

Abstract: 本发明提供了一种可以并行地对多个DDR SDRAM装置进行测试的集成电路装置，包括：存储器单元阵列，被配置为以第一数据率并行输出多个数据位；以及输出电路，在正常模式操作中，以第一数据率向外部终端依次输出多个数据位，而在测试操作模式中，以低于第一数据率的第二数据率向外部终端依次输出多个数据位。